• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2007년도 동계학술연구발표회 및 스핀트로닉스와 나노물리에관한 국제심포지움
• /
• pp.60-61
• /
• 2007

• 한국전기전자재료학회논문지
• /
• 제26권3호
• /
• pp.177-182
• /
• 2013

Transparent thin film transistors (TTFT) were fabricated on $N^+$ Si wafers. $SiO_2$, $Si_3N_4/SiO_2$ and $Al_2O_3/SiO_2$ grown on the wafers were used as gate insulators. The rf magnetron sputtered zinc tin oxide (ZTO) films were adopted as active layers. $N^+$ Si wafers were wet-oxidized to grow $SiO_2$. $Si_3N_4$ and $Al_2O_3$ films were deposited on the $SiO_2$ by plasma enhanced chemical vapor deposition (PECVD) and atomic layer deposition (ALD), respectively. The mobility, $I_{on}/I_{off}$ and subthreshold swing (SS) were obtained from the transfer characteristics of TTFTs. The properties of gate insulators were analyzed by comparing the characteristics of TTFTs. The property variation of the ZTO TTFTs with time were observed.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.204-204
• /
• 2010

본 연구에서는 Glass 기판 위에 우수한 광 투과도를 갖는 ZnO 기반의 Thin Film Transistor (TFT)를 제작하였으며, 이에 대한 전기적 및 광학적 특성을 분석하였다. 소자 구조의 제작은 Maskless Aligner를 이용한 Optical lithograph법을 이용하였다. 채널층은 ZnO로 하였고 Source/Drain 영역은 GaZnO로 하여 전체구조가 ZnO 기반의 homogeneity를 유지하게 하였다. 이때 Gate 절연막은 Bi1.5Zn1Nb1.5O7와 SiO2 두가지 종류로 하여 각각의 특성을 비교하였다. 본연구에서 TFT구조의 각 층은 모두 r. f. 마그네트론 스퍼터법으로 증착하였다. 제작된 TFT들은 채널층 및 절연막 형성 등에 관여된 세부적 실험변수의 변화에 관계없이 약 75% 이상의 우수한 광투과도 특성을 보였다. 전기적 특성 평가에서, 제작된 TFT들은 전반적으로 비교적 낮은 문턱전압과 높은 이동도를 보였다. 하지만, 트랜지스터의 전기적 전송 특성의 주요 인자들인 채널-이동도, 스위칭, 누설 및 이력 등은 ZnO 채널층 혹은 Bi1.5Zn1Nb1.5O7 절연막 형성 시 주입되는 O2 가스의 분압에 의존하는 것이 관측되었다. 이를 통하여 트랜지스터의 각 세부 영역의 구조 및 형성 조건이 트랜지스터의 전기적 특성에 미치는 영향과 상관관계에 대하여 논의한다.

• 마이크로전자및패키징학회지
• /
• 제11권2호
• /
• pp.29-35
• /
• 2004

65 nm급 게이트 유전체로의 $HfO_2$의 적용을 위해 hydrogen-terminate된 Si 기판과 ECR $N_2$ plasma를 이용하여 SiNx를 형성한 기판 위에 MOCVD를 이용하여 $HfO_2$를 증착하였다. $450^{\circ}C$에서 증착시킨 박막의 경우 낮은 carbon 불순물을 가지며 비정질 matrix에 국부적인 결정화와 가장 적은 계면층이 형성되었으며 이 계면층은 Hf-silicate임을 알 수 있었다. 또한 $900^{\circ}C$, 30초간 $N_2$분위기에서 RTA 결과 $HfO_2/Si$의 single layer capacitor의 경우 계면층의 증가로 인해 EOT가 열처리전(2.6nm)보다 약 1 nm 증가하였다. 그러나 $HfO_2/SiNx/Si$ stack capacitor의 경우 SiNx 계면층은 열처리후에도 일정하게 유지되었으며 $HfO_2$ 박막의 결정화로 열처리전(2.7nm)보다 0.3nm의 EOT 감소를 나타내었으며 열처리후에도 $4.8{\times}10^{-6}A/cm^2$의 매우 우수한 누설전류 특성을 가짐을 알 수 있었다.

• 대한전자공학회논문지
• /
• 제18권4호
• /
• pp.21-26
• /
• 1981

전자선 가열 증착장치를 사용하여, 결정면이 (100)이고 비저항이 2∼4(Ω·cm) 인 N형 Si단결정기판 위에 10∼20A정도의 얇은 절연층을 형성하고, 이 위에 약 1000A의 SnO2 또는 ITO를 증착시켜 SIS 태양전지를 만들고, 이들의 특성을 조사하였다. 절연 산화피막형성을 위한 가장 적합한 온도 및 시간은 공기중에서 각각 500℃ 및 5분이었다. SnO2나 ITO를 Si 기관위에 증착한 후, 공기중에서 행한 열처리 조건은, SnO2/n-Si 태양전지의 경우 300℃에서 10분간이고, ITO/n-Si 태양전지의 경우는 300℃, 20분이 적합함을 알 수 있었다. AMI(100mW/㎠) 상태에서 측정한 SnO2/n-Si 태양전지의 개방전압(Voc), 단락전류(Jsc), 충실도(FF) 및 효율(η)은 각각 0.4V, 34mA/㎠, 0.44 및 6.0%(활성영역 효율, 6.9%)이었고, ITO/n-Si 태양전지의 경우는 각각 0.44V, 36mA/㎠, 0.53 및 8.45%(활성영역 효율, 9.71%)였다.

• 센서학회지
• /
• 제4권3호
• /
• pp.80-88
• /
• 1995

본 논문에서는 Al 및 TiW 금속을 상하층 전극으로 사용하고 이들 금속사이에 절연물이 존재하는 금속-절연물-금속(metal-insulator- metal : MIM) 구조의 안티휴즈 소자를 만들고 금속층간 절연물의 성질에 따른 안티휴즈 특성에 대하여 연구하였다. 금속층간 절연물로는 R.F 스퍼터링법에의해 형성된 실리콘 산화막과 탄탈륨 산화막으로 구성된 이층 절연물을 사용하였다. 이러한 안티휴즈 구조에서 실리콘 산화막은 프로그램 전의 안티휴즈 소자를 통해 흐르는 누설전류를 감소시켰으며, 실리콘 산화막에 비해 절연 강도가 낮은 탄탈륨 산화막은 안티휴즈 소자의 절연파괴전압을 저 전압으로 낮추는 역할을 하였다. 최종적으로 제조된 $Al/Ta_{2}O_{5}(10nm)/SiO_{2}(10nm)/TiW$ 구조에서 1 nA 이하의 누설전류와 약 9V의 프로그래밍 전압을 갖고 수 초내에 프로그램이 완성되는 전기적 특성이 안정된 안티휴즈 소자를 제조하였다. 그리고 이때 소자의 OFF 및 ON 저항은 각각 $3.65M{\Omega}$ 및 $7.26{\Omega}$이었다. 이와 같은 $Ta_{2}O_{5}/SiO_{2}$ 구조에서 각 절연물의 두께를 조절함으로써 측정 전압에 민감하고 재현성 있는 안티휴즈 소자를 제조할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.139-139
• /
• 2010

금속 실리사이드 나노입자는 열적 및 화학적 안정성이 뛰어나고, 절연막내에 일함수 차이에 따라 깊은 양자 우물구조가 형성되어 비휘발성 메모리 소자를 제작할 수 있다. 그러나 단일 $SiO_2$ 절연막을 사용하였을 경우 저장된 전하의 정보 저장능력 및 쓰기/지우기 시간을 향상시키는 데 물리적 두께에 따른 제한이 따른다. 본 연구에서는 터널장벽 엔지니어링을 통하여 물리적인 두께는 단일 $SiO_2$ 보다는 두꺼우나 쓰기/지우기 동작을 위하여 인가되는 전기장에 의하여 상대적으로 전자가 느끼는 상대적인 터널 절연막 두께를 감소시키는 방법으로 동작속도를 향상 시킨 $SiO_2/Si_3N_4/SiO_2$ 및 $Si_3N_4/SiO_2/Si_3N_4$ 터널 절연막을 사용한 금속 실리사이드 나노입자 비휘발성 메모리를 제조하였다. 제조방법은 우선 p-type 실리콘 웨이퍼 위에 100 nm 두께로 증착된 Poly-Si 층을 형성 한 이후 소스와 드레인 영역을 리소그래피 방법으로 형성시켜 트랜지스터의 채널을 형성한 이후 그 상부에 $SiO_2/Si_3N_4/SiO_2$ (2 nm/ 2 nm/ 3 nm) 및 $Si_3N_4/SiO_2/Si_3N_4$ (2 nm/ 3 nm/ 3 nm)를 화학적 증기 증착(chemical vapor deposition)방법으로 형성 시킨 이후, direct current magnetron sputtering 방법을 이용하여 2~5 nm 두께의 $WSi_2$ 및 $TiSi_2$ 박막을 증착하였으며, 나노입자 형성을 위하여 rapid thermal annealing(RTA) system을 이용하여 $800{\sim}1000^{\circ}C$에서 질소($N_2$) 분위기로 1~5분 동안 열처리를 하였다. 이후 radio frequency magnetron sputtering을 이용하여 $SiO_2$ control oxide layer를 30 nm로 증착한 후, RTA system을 이용하여 $900^{\circ}C$에서 30초 동안 $N_2$ 분위기에서 후 열처리를 하였다. 마지막으로 thermal evaporator system을 이용하여 Al 전극을 200 nm 증착한 이후 리소그래피와 식각 공정을 통하여 채널 폭/길이 $2{\sim}5{\mu}m$인 비휘발성 메모리 소자를 제작하였다. 제작된 비휘발성 메모리 소자는 HP 4156A semiconductor parameter analyzer와 Agilent 81101A pulse generator를 이용하여 전기적 특성을 확인 하였으며, 측정 온도를 $25^{\circ}C$, $85^{\circ}C$, $125^{\circ}C$로 변화시켜가며 제작된 비휘발성 메모리 소자의 열적 안정성에 관하여 연구하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.288-288
• /
• 2011

최근 Charge Trap Flash (CTF) Non-Volatile Memory (NVM) 소자가 30 nm node 이하로 보고 되면서, 고집적화 플래시 메모리 소자로 각광 받고 있다. 기존의 CTF NVM 소자의 tunnel layer로 쓰이는 SiO2는 성장의 용이성과 Si 기판과의 계면특성, 낮은 누설전류와 같은 장점을 지니고 있다. 하지만 단일층의 SiO2를 tunnel layer로 사용하는 기존의 Non-Valatile Memory (NVM)는 두께가 5 nm 이하에서 direct tunneling과 Stress Induced Leakage Current (SILC) 등의 효과로 인해 게이트 누설 전류가 증가하여 메모리 보존특성의 감소와 같은 신뢰성 저하에 문제점을 지니고 있다. 이를 극복하기 위한 방안으로, 최근 CTF NVM 소자의 Tunnel Barrier Engineered (TBE) 기술이 많이 접목되고 있는 상황이다. TBE 기술은 SiO2 단일층 대신에 서로 다른 유전율을 가지는 절연막을 적층시킴으로서 전계에 대한 민감도를 높여 메모리 소자의 쓰기/지우기 동작 특성과 보존특성을 동시에 개선하는 방법이다. 또한 터널링 절연막으로 유전률이 큰 High-K 물질을 이용하면 물리적인 두께를 증가시킴으로서 누설 전류를 줄이고, 단위 면적당 gate capacitance값을 늘릴 수 있어 메모리 소자의 동작 특성을 개선할 수 있다. 본 연구에서는 CTF NVM 소자의 trap layer로 쓰이는 HfO2의 두께를 5 nm, blocking layer의 역할을 하는 Al2O3의 두께를 12 nm로 하고, tunnel layer로 Si3N4막 위에 유전율과 Energy BandGap이 유사한 HfAlO와 ZrO2를 적층하여 Program/Erase Speed, Retention, Endurance를 측정을 통해 메모리 소자로서의 특성을 비교 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.477-480
• /
• 2002

ULSI(ultra large scaled integrated circuits)의 고집적화와 고속화를 위한 다층 배선 기술 중에서 층간 절연막의 특성을 향상시켜주는 것은 매우 중요한 요소이다. 소자의 소형화에 따른 절연층의 용량에 의한 신호의 지연을 방지하고 금속배선간의 상호간섭을 막아주기 위해서 현재 요구되는 0.13$\mu\textrm{m}$급 소자의 경우에서는 유전율이 매우 낮은 k$\leq$2.0인 층간 절연막이 필요하게 된다. 이러한 차세대 반도체 소자의 층간 절연물질로서 사용될 유력한 저유전 물질로 Nanoporous silica(k=1.3~2.5)를 적용하려는 연구가 진행되고 있다(1)-(3). 그러한 물질 중에 하나가 organosilicate films이 있는데 carbon-doped oxides, silicon-oxicarbides, carbon-incorporated silicon oxide film, organic-inorganic hybrid type Si-O-C thin films 혹은 organic-inorganic hybrid silica materials 등으로 불린다. 이에 본 연구에서는 nano-pore를 갖는 유무기 하이브리드 구조의 저유전 박막을 BTMSM/O$_2$의 혼합된 precursor를 사용하여 ICPCVD 방법에 의해 형성하였다. 총 유량을 20sccm이 되도록 하여 $O_2$:BTMSM(Ar)의 유량비를 변화시키며, 작업진공도는 300mTorr였다. 기판은 가열하지 않고, p-type Si(100) 위에 Si-O-C-H 박막을 형성하였다. 열적안정성을 조사하기 위하여 30$0^{\circ}C$, 40$0^{\circ}C$, 50$0^{\circ}C$에서 30분간 열처리하여 비교 분석하였다. 형성된 박막의 특성은 XPS로 분석하여 유전상수와의 상관관계를 조사하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.421.2-421.2
• /
• 2016

고효율 태양전지에서 후면 반사 방지막은 장파장대(900nm~1200nm) 빛의 내부 반사를 증가시켜 광흡수도를 개선한다. 태양전지 후면에 박형 절연층 구조를 구성함으로써 특정 파장에서 높은 반사도를 얻을 수 있는 Bragg mirror 구조를 이론적으로 계산할 수 있다. Bragg mirror 구조를 이용하여 태양전지의 후면 반사층(Rear reflector layer)을 형성함으로써 태양전지 내부의 광흡수도를 개선할 수 있다. 후면 반사 방지막(Rear anti-reflection coating)으로 사용되는 Al2O3와 SiOxNy 또는 이러한 두 가지 물질의 겹층 구조를 구성하여 장파장대 빛의 반사도 차이에 의한 광흡수도 개선 정도를 광학 시뮬레이션을 통해 계산하였다. 광학 시뮬레이션은 TCAD를 이용하였으며 두 가지 겹층 구조에서 각 반사 방지막의 두께에 따른 단락 전류(Jsc)의 개선 정도, 후면 반사층 두께의 최적화 조건을 계산하였다. 후면 반사방지막을 제외한 기본적인 태양전지 구조는 n-type PERC 구조를 사용하였으며, 후면 반사방지막만의 광학적 특성을 살펴보기 위해 전극은 광학적으로 투명하다고 가정하였다. 반사방지막 두께의 범위는 Al2O3(5-30nm), SiNx(150-300nm), SiOxNy(150-300nm)에서 수행하였으며, 각각 1nm, 2nm 간격으로 진행하였다. Al2O3/SiOxNy 구조에서는 단락 전류가 32.45-32.87mA/cm2 값을 가진다. Al2O3/SiNx 구조에서는 단락 전류가 32.59-32.87mA/cm2 값을 가진다. 결론적으로, 후면 반사방지막의 겹층 구조를 통해 광흡수도를 증가 시킬 수 있으며, TCAD 시뮬레이션을 통하여 입사되는 태양광 스펙트럼에 최적화된 구조를 설계할 수 있다.