본 연구에서는 병렬프로그램을 효율적으로 개발할 수 있고 병렬처리 프로그램의 성능을 향상시키는 이식성을 갖는 고성능 병렬 라이브러리인 HPCL(High Performance Computing Library)을 구현하였다. HPCL은 C 언어와 Fortran 언어로 구현되었으며, Fortran 프로그램에서 메시지 전송 인터페이스인 MPI(Message Passing Interface)를 효율적으로 사용할 수 있도록 하였다. 성능 분석은 PC 클러스터와 상업용 슈퍼컴퓨터인 IBM SP4를 이용하여 병렬프로그램의 성능 향상 및 통신 오버헤드 등에 대하여 다양하게 이루어졌다.

본 논문에서는 화상회의 시스템의 서비스 품질(QoS)을 최대화하기 위해 프레임 복원 태스크들에게 프로세서 시간을 효율적으로 분산하는 방안을 제시하고자 한다. 압축된 프레임은 복원에 소요된 프로세서 시간이 증가함에 따라 복원된 영상의 QoS 또한 증가하는 특성을 가진다. 따라서 각 프레임별 복원영상의 품질은 복원을 위해 주어진 서비스 시간의 QoS 함수로 표현될 수 있다. 또한 각 화상회의 스트림은 연속된 프레임간 밀접한 시간 의존성을 가진다. 이러한 특성과 QoS 함수를 기반으로 본 논문에서는 총 QoS를 최대화하면서 모든 프레임이 아닌 일부 프레임들만 스케줄링하는 온-라인 프레임 스케줄링 알고리즘을 제안한다. 실험 결과 시스템 부하가 증가함에 따라 제안 알고리즘은 기존 EDF에 비해 보다 부드럽게 화질이 감소하고, 연속된 프레임들이 끊김 없이 출력되어 보다 자연스런 화자의 동작을 보일 수 있었다.

각 에지에 무게(양수, 음수, 0 가능)가 주어진 트리에서, 경로의 에지들의 무게의 합이 비음수이면서 길이가 가장 긴 경로를 구하는 문제를 해결하고자 한다. 차수가 3인 트리에서 가장 긴 비음수 경로를 찾는 Ο(n log n) 시간 알고리즘을 제시한다. n은 트리가 가지는 노드의 수이다.

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED를 소형 내장형(8-bit/ 16-bit) 시스템에 탑재하도록 저가의 FPGA로 구현하는 방법을 제안한다. 대부분 8-bit 또는 16-bit의 소규모 내장형 시스템들의 프로세서들은 그 저장용량과 처리속도의 한계 때문에 상대적으로 계산양이 많아 부담이 되는 암호화 과정은 별도의 하드웨어 처리기를 필요로 한다. SEED 회로가 다른 논리 블록들과 함께 하나의 칩에 집적되기 위해서는 적정한 성능을 유지하면서도 면적 요구량이 최소화되는 설계가 되어야 한다. 그러나, 표준안 사양의 구조대로 그대로 구현할 경우 저가의 FPGA에 수용하기에는 면적 요구량이 지나치게 커지게 되는 문제점이 있다. 따라서, 본 논문에서는 면적이 큰 연산 모듈의 공유를 최대화하고 최근 시판되는 FPGA 칩의 특성들을 설계에 반영하여 저가의 FPGA 하나로 SEED와 주변 회로들을 구현할 수 있도록 설계하였다. 본 논문의 설계는 Xilinx 사의 저가 칩인 Spartan-II 계열의 XC2S100 시리즈 칩을 대상으로 구현하였을 때, 65%의 면적을 차지하면서 66Mpbs 이상의 throughput을 내는 결과를 얻었다. 이러한 성능은 작은 면적을 사용하면서도 목표로 하는 소형 내장형 시스템에서 사용하기에 충분한 성능이다.

구분선형 파라미터화의 특성 중 파라미터 평면상에서 중복되는 삼각형이 발생하지 않도록 하는 일대일 맵핑이 특히 강조된다. 일대일 맵핑은 아핀변환식의 비음수 계수 값으로 보장된다. Floater는 3차원 메쉬를 geodesic polar-mapping으로 평면화한 후 무게중심 좌표를 이용, 비음수 계수 값을 산출하였다. 그러나 평면화 된 삼각형은 이미 3차원상의 원형이 왜곡된 상태로 이 계수를 사용한 파라미터화는 원형왜곡을 심화시킨다. 본 논문에서는 기존의 Floater 방법을 개선한, 새로운 구분 선형 파라미터화 방법을 제안하고자 한다. 메쉬상의 직선형 측지선 길이를 이용하여 무게중심 좌표를 간단히 산출할 수 있는 새로운 방법으로 계산의 과부하 없이 비음수 계수 값을 3차원 메쉬상에서 직접 계산한다. 위의 비음수 계수로 구성된 선형시스템을 사용하여 삼각형의 중복이 없이 일대일 맵핑이 보장되는 구분선형 파라미터화를 제공한다. 본 방법은 기존 Floater방법의 평면화 단계를 제거함으로써, 이로 인한 원형왜곡을 감소시키고 파라미터화 전체 과정도 단순화하였다.