이 논문에서는 변형된 디지탈 Costas loop이라고 불리우는 새로운 형의 digital phase-locked loop(DPLL)을 제안하고 성능을 해석하였다. 제안된 DPLL의 주요 특성은 tan-1(·) 함수를 DPLL에 사용함으로써 phase error detector가 선형 특성을 갖게 되고, 따라서 mod-2π 선형 difference equation에 의해서 그 특성을 설명할 수 있다. 본 논문은 2부로 나뉘어져 1부에서는 먼저 제안된 시스템을 설명하고 잡음이 없는 경우 Phase plane방법에 의해서 1차와 2차 loop의 성능을 해석했다. 초기 조건에 관계없이 locking이 될 수 있는 locking 범위의 식을 유도하고, 경우에 따라서 일어날 수 있는 false lock 또는 oscillation 현상을 설명했다. 이론적인 모든 해석은 컴퓨터 시뮬레이션에 의해서 입증되었다. 논문의 2부에서는 잡음이 있을 경우에 제안된 DPLL의 성능을 해석하였다. Chapman-Kolmogorov 방정식을 사용하여 제안된 시스템의 phase error의 steady state probability density함수, mean 및 variance를 얻었다. 이 결과들은 제 2부에 게재 될 것이다.