Design and Amplitude Modulation Characteristics with Bias of Class J Power Amplifier for CSB

CSB용 J급 전력증폭기 설계 및 바이어스에 따른 진폭 변조 특성

Abstract

In this paper, a high-efficiency power amplifier was designed by applying the operating point Class J using LDMOS(laterally diffused metal oxide semiconductor) and optimizing the output matching circuit so that the second harmonic impedance becomes the reactance impedance. The designed power amplifier has a frequency of 108 ~ 110 MHz, Characteristics of PAE(power added efficiency) is 71.5% at P_SAT output (54.5 dBm), 55.5% at P_1dB output (51.5 dBm), and 24.38% at 45 dBm. The CSB(carrier with sideband) amplifier, which is the reference signal in the spatial modulation method, has an operating output of 45 dBm ~ 35 dBm, and linear SDM(sum in the depth of modulation) characteristics(40% ± 0.3%) were obtained. We measure the characteristics in amplitude modulation according to the bias operating point of the power amplifier for CSB and propose the optimal operating point to obtain linear modulation characteristics.

본 논문은 LDMOS(laterally diffused metal oxide semiconductor)를 이용하여 동작점 Class J를 적용하고, 2차 하모닉 임피던스가 리액턴스 임피던스가 되도록 출력 정합회로를 최적화하여 고효율 전력증폭기를 설계 하였다. 설계한 전력증폭기는 주파수가 108 ~ 110 MHz에서, 전력부가효율(PAE; power added efficiency)은 P_SAT 출력(54.5 dBm)에서 71.5%, P_1dB 출력(51.5 dBm)에서 55.5%, 그리고 45 dBm에서 24.38%의 특성을 보였다. 공간변조 방식에서의 기준 신호인 CSB(carrier with sideband) 전력증폭기는 운용 출력이 45 dBm ~ 35 dBm이며, 그 출력에서 선형적인 SDM(sum in the depth of modulation) 특성(40% ± 0.3%)을 얻었다. 전력증폭기의 바이어스 동작점에 따른 진폭 변조도 특성를 측정하고, 선형적인 변조도 특성을 얻을 수 있는 최적의 동작점을 제안한다.

Ⅰ. 서론

계기착륙시스템(ILS; instrument landing system)은 항공기의 활주로 접근 및 착륙 유도용 국제표준시설로 지향성 전파를 방사하여 정상궤도로 활주로까지 안전하게 유도하는 시스템이며, 로컬라이저(LOC; localizer), 글라이드패스(GP; glide path), 마커(marker)로 구성되는 무선설비로써 각각 항공기에게 방위각, 활공각, 그리고 착륙지점까지의 거리정보라는 3차원 정보를 제공한다. 로컬라이저는 변조신호로 90 Hz, 150 Hz를 사용하여, 착륙 접근하는 항공기에 활주로 중심선 정보를 제공하며 항공기가 지정된 경로를 벗어나면 조종석 계기의 Cross Pointer가 좌우 편향을 지시하게 된다. 항공기가 활주로를 접근하면서 로컬라이저를 바라볼 때 우측에서는 150 Hz, 좌측에서는 90 Hz 변조 성분이 우세하게 된다. 로컬라이저는 방위각 정보를 제공하기 위한 Course와 Clearance 두개의 필드 방사패턴을 가지며 각각 안테나에서 송출된 CSB(carrier with sideband) 증폭기의 변조신호(90 Hz + 150 Hz)와 SBO(suppressed carrier with sideband only) 증폭기의 변조신호(90 Hz - 150 Hz)가 공간에서 합성되는 과정에서 변조신호들은 변조도의 차이가 발생되며, SDM(sum in the depth of modulation) 과 DDM(difference in the depth of modulation)의 변화로 나타난다[1]-[3]. 그림 1에서 로컬 라이저의 각 증폭기 신호들의 방사패턴을 보여주고 있으며, 서비스 운용범위를 나타낸다. 일반적으로 Dual frequency ILS에서는 Course & Clearance가 두 개의 주파수로(5~14 KHz 차이 ) 사용되며, CSB증폭기는 변조신호 특성이 동일하나, 통상적으로 운용출력이 3 dB정도 차이이다. 운용상의 유지보수 편의성 때문에 증폭기를 공용으로 사용하게 된다. 따라서 CSB 전력증폭기의 동작출력에서 운용출력 범위가 확장되어 약 10 dB(course 40~45 dBm, clearance 35~42 dBm)정도의 출력에서 변조도 특성이 일정하게 유지해야 하는 높은 선형성 특성을 요구되어 진다. 기존의 제품들은 제조사별로 조금 차이가 있지만, Clearance 출력단에 3 dB 감쇄기를 장착하거나 전력증폭기를 구분하여 사용하였다.

그림 1. ILS 로컬라이저 운용범위와 변조신호

Fig. 1. The Coverage and Composition of ILS Localizer

본 연구에서는 계기착륙시스템의 서비스 운용 범위(25NM)에 만족할 수 있는 CSB 전력증폭기를 설계하고 주요 특성을 측정하였다. 최종단 증폭소자는 LDMOS 트랜지스터를 사용하여 P_SAT에서의 효율을 측정하고, 바이어스 동작점 변화를 주면서 출력변화에 따른 SDM 변조도 변화를 측정하였다. CSB용 전력증폭기의 동작영역에서 SDM 특성(40%)이 선형적인 특성을 갖는 바이어스 동작점 선택이 필요하다.

또한 전력증폭기의 효율을 개선하기 위한 방법으로는 E, F급의 스위치 모드 전력증폭기가 많이 연구 되어져 왔다. 그러나 트랜지스터의 출력단 커패시터 성분의 스위치 동작속도 제한, 기생성분으로 이상적 효율을 얻기는 어려우며, 고조파를 성분들을 제어하기위한 외부정합회로 구현의 어려움이 존재한다[4]-[5]. 따라서 AB급 동작점에서 2차 고조파의 위상과 크기를 저항 성분은 낮고 순수 리액턴스 성분만 갖도록 조정한 J급 전력폭기에 대한 연구도 진행되어져 왔다[6]-[10]. 본 논문에서 설계 제작하는 CSB용 전력증폭기는 효율 및 동작전력에서의 SDM의 선형적인 변조도 특성을 요구한다. 따라서 증폭기의 I-V 동작점을 AB급으로 설계하고 , 2차 하모닉 임피던스가 리액턴스 성분을 갖도록 조정하여, J급으로 동작시켜 효율과 선형성을 만족하도록 설계하였다. J급 증폭기 동작모드의 전류파형은 식(1)로, 전압파형은 식(2)로 나타낼 수 있다[10].

\(\begin{align}i_{D S}(\theta)=\frac{I_{\max }}{\pi}+\frac{I_{\max }}{2} \cos \theta+\frac{2 I_{\max }}{3 \pi} \cos 2 \theta\end{align}\)       (1)

\(\begin{align}v_{D S}(\theta)=V_{k}+\left(V_{D D}-V_{k}\right)(1-\cos \theta)(1-\alpha \sin \theta)\end{align}\)       (2)

여기서 V_k는 트랜지스터의 knee 전압이다.

α = 1일때 J급, α = -1일 때 J^-1급, α = 0일때은 B급 동작모드이다[7]-10]. 증폭기의 B급 동작은 전압과 전류의 위상차가 180°로 겹치지 않으나, 이상적인 J급 동작모드에서는 전압과 전류가 π/4(45°) 위상 차이를 갖는다. 전압과 전류가 중첩되는 시간동안의 전력손실이 발생하지만, 2차 고조파가 리액턴스 성분을 가지도록 부하 임피던스를 조정하여 효율을 개선한다. 2차 고조파가 리액턴스 성분을 가지면 전압과 전류의 위상차가 π/2(90°)가 되어 기본주파수 전압파형에 2차 고조파 전압이 합성되어 효율이 개선된다.

로컬라이저 CSB용 전력증폭기는 SDM 변조도 특성(40%)이 왜곡되지 않는 영역은 P_1dB 출력에서 6.5 dB ~ 15 dB 정도 Back-off된 동작 출력 범위에서 운용하게 될 때, 변조도 특성이 안정적으로 유지된다. 동작영역에 따른 입력 변조신호에 대한 높은 선형성 유지, 그에 따른 동작영역에서의 효율 영향등을 주안점을 두고 증폭기 특성을 연구하였다. 또한 ILS 로컬라이저의 시스템 성능에 부합하는 CSB용 전력증폭기의 주요규격을 정의하고 제안한다. 낮은 드레인 소스 커패시턴스와 에너지밀도가 높은 GaN HEMT 전력소자를 대체하고 저주파 대역(110 ~ 112 MHz)에서 범용적으로 사용되는 LDMOS를 이용하여 설계하였다. 트랜지스터 제조기술이 발전함에 따라 생산되는 28 V LDMOS 부품들의 단종 주기가 빨라지고 있기 때문에 50 V 동작의 NXP사 LDMOS MRFE6VP6600N를 선정하였다. 데이터쉬트에서는 30 V에서 Psat 260 W 정도의 출력을 보인다. 경제성도 고려하여 세라믹 패키지 부품을 대체하는 플라스틱 패키지 부품으로 설계하였다.

Ⅱ. CSB 증폭기 설계

2-1 설계 목표

CSB용 전력증폭기는 계기착륙시스템 로컬라이저 공간변조 신호품질인, SDM과 DDM은 기준신호로 사용된다. 본 논문에서 주요성능 목표를 정하고 설계·제작 하였다. CSB용 전력증폭기의 요구성능 주요 규격을 표 1에 제시한다. P_SAT 출력에서 전력부가효율은 70%이상, 동작운용 출력범위(45 dBm ~ 35 dBm)에서의 SDM의 변조도 편차는 40% ± 0.5%로 설계 목표를 잡았다.

표 1. 요구성능 규격

Table. 1. Specification of Required Performance

2-2 바이어스 동작점 선정

CSB용 전력증폭기 최종단 트랜지스터는 NXP사 LDMOS MRFE6VP6600N을 사용하였다. 제조사에서 제공되는 대신호 모델 Library를 이용하였고, ADS(Advanced Design System) 시뮬레이터를 이용하여 동작점 선정 및 HB(Harmonic Balance) 시뮬레이션을 하였다. 출력 운용범위(45 dBm ~ 35 dBm)에 따른 변조도의 변화 특성을 연구하고자 바이어스 동작점은 B급~AB급 3군데 포인트의 전류를 측정하였다. 그림 2에서 M1, M2, M5 동작점은 각각 전류 0 A, 1 A, 2 A에서의 Vgs 특성이다. 증폭기를 제작해서 이 동작점들에 대하여 SDM 측정을 하였고, 선형성이 가장 좋은 동작점에서 출력 및 효율을 측정했다.

그림 2. DC 동작점 시뮬레이션

Fig. 2. DC Operation Point of Simulation

2-3 출력 정합회로

증폭기 부하의 모든 임피던스에 대한 로드풀 시뮬레이션을 수행하여 그림 3과 같이 최적의 부하 임피던스를 구하였다. 중심 주파수 110 MHz이고, 출력 부하 임피던스는 1.962 + j3.673 ohm에서 86%의 전력부가효율을 얻었으며, 그때 소스 임피던스는 1.3 - j5.27 ohm이다. 최대 효율이 나오는 임피던스 Zopt값을 Zout*에 적용(1.962 - j3.673 ohm)하여 그림 4와 같이 출력단매칭 시뮬레이션을 하였다. 트랜지스터의 최적부하 임피던스를 적용하여 출력 매칭회로를 찿고, 다시 입력 매칭을 해주었으며, 전력 트랜지스터 모델 라이브러리와 연동하여 설계 하였다.

그림 3. 로드풀 시뮬레이션

Fig. 3. Load-Pull Simulation

그림 4. 최적 부하 임피던스 시뮬레이션

Fig. 4. Optimal Load Impedance Simulation

전체 입출력 매칭 회로를 연동하여 HB(Harmonic Balance) 시뮬레이션을 수행하며 최대 출력과 효율이 나오도록 2f₀ 임피던스와 출력단 정합회로를 조정하면서 최적화 하였다. 최적화 시뮬레이션 수행 후 출력단 매칭회로의 임피던스를 재측정하였다. 그림 5에서 2f₀에서의 임피던스는 1.25+J24.75 ohm으로 측정되었고 실수임피던스는 아주 작고 리액턴스 성분이 큰 값임을 알 수 있다. 그림 6은 최종단 LDMOS 트랜지스터의 전압 전류 특성을 보여준다. 이상적인 J급 동작모드는 전압과 전류가 π/4(45°) 위상차이를 보이는데, HB 시뮬레이션 결과 전압과 전류의 위상차이가 60° 정도로 측정된다. 이상적인 45° 위상차이를 보이지 않는 이유는 드레인-소스 커패시턴스과 패키지 기 생성분등의 영향으로 3차 이상의 고조파 성분을 완전히 단락시키고 어렵고, 출력단 2f₀ 임피던스 제어를 완전하게 하지 못한 결과이다.

그림 5. 2f0 임피던스 측정 시뮬레이션

Fig. 5. 2f0 Impedance Measurement Simulation

그림 6. 드레인 전압과 전류

Fig. 6. Voltage and Current of Drain

그림 7은 입력전력을 변화(25 ~ 45 dBm) 시켜가며 P_SAT, P_1dB, 그리고 PAE 특성을 시뮬레이션하고 그 결과 값을 보여주고 있다. P_SAT 출력 54.38 dBm에서 최대효율은 87.14%, P_1dB 출력 51.9 dBm에서 효율은 59.43%의 결과를 얻었다. 최대 운용출력 전력 45 dBm에서는 24.09%의 특성을 얻었다.

그림 7. 출력에 따른 PAE 특성

Fig. 7. PAE characteristics according to Pout

Ⅲ. 증폭기 제작 및 측정

3-1 증폭기 제작

최종단 증폭기의 전력 트랜지스터의 특성을 측정하기 위하여 구동증폭기를 포함한 CSB용 전력증폭기를 설계 하였으며, 그림 8에서 전체 4단 전력증폭기의 이득과 출력 설계를 보여주고 있다. 최종단 트랜지스터(MRFE6VP6600N)의 이득은 21 dB 이므로 시뮬레이션값 PAE 특성(출력 54.38 dBm)을 측정하기 위해서는 구동증폭기의 출력이 43.5 dBm 이상으로 충분한 전력으로 구동 되도록 설계 하였다.

그림 8. 전력증폭기 Gain Budget

Fig. 8. Gain Budget of Power Amplifier

그림 9는 트랜지스터 MRFE6VP6600N을 사용한 최종단 전력증폭기 제작 사진이다. Balanced to Balanced transmission line transformer를 사용하여 입·출력 정합회로를 설계 하였다. 입력단은 25 ohm과 50 ohm 그리고 출력단은 임피던스 낮기 때문에 15 ohm과 50 ohm의 Balun을 사용하였고, 페라이트 코어를 사용하여 광대역 특성을 얻도록 정합회로를 구현 하였다. 페라이트 코어는 열에 의한 특성 변화가 많기 때문에 열전달이 우수한 동재질 플레이트에 직접 방열을 하였다.

그림 9. 전력증폭기 제작 사진

Fig. 9. Photo of Power Amplifier

3-2 출력&PAE&SDM 측정 결과

최종단 트랜지스터의 IDQ 전류에 따른 SDM 변화 곡선을 측정하였고 그림 10에서 보여준다. 시뮬레이션에서 동작점은 3포인트 였지만, 바이어스에 따른 SDM의 영향을 세밀하게 측정해 보기 위하여, 동작전류 1000 mA, 1500 mA, 1900 mA, 그리고 2000 mA, 4 포인트에 대하여 각각 측정하였고, 이때 V_DD 동작 전압은 30 V이다. B급 동작점에서는 변조도의 왜곡이 너무 심하여 측정에서 제외하였다. 출력전력을 34 dBm에서 50 dBm까지 변화시켜가며 90 Hz(20%), 150 Hz(20%) 변조도 합인 SDM 변조도 특성을 측정 하였다. 동작점을 낮게 선택하면 전력 효율은 좋아질 수 있으나, 넓은 동작 출력 범위(45 dBm~ 35 dBm)에 따른 SDM의 선형적인 특성이 나오지 않는다. 따라서 가장 좋은 선형성을 보인 1900 mA에서 전력증폭기의 동작점으로 최종 선정하였다. 그림 11은 출력단의 15 ohm과 50 ohm Balun 매칭 사이에 커패시터 추가 매칭 적용 에 따른 PAE, SDM의 변화를 실험적으로 측정한 값을 도식화 하였다. 효율위주의 출력 매칭에서 커패시터 6.8 pF 또는 12 pF을 적용할 경우 PAE는 떨어지나 SDM의 선형적성을 더 높은 출력구간으로 확장됨을 알 수 있다. PAE과 SDM의 특성 사이에서 trade-off 할 수 있다.

그림 10. 출력에 따른 SDM 특성

Fig. 10. SDM Characteristics according to Pout

그림 11. 매칭 커패시터 값에 따른 SDM&PAE&Pout

Fig. 11. SDM&PAE&Pout according to Matching Capacitor value

2-1 설계 목표에서 CSB용 전력증폭기의 요구성능을 도출하였고, 시뮬레이션 수행으로 Pout, PAE 목표를 설정하였며, 표 2에서 제작·측정하여 결과 값을 비교하였다. 측정 결과 P_1dB, P_SAT, 그리고 PAE의 요구성능 목표를 만족하였으며, 시뮬레이션 결과 대비 해서도 대신호 모델의 정확도를 고려하였을 때, 70%이상의 만족할만한 PAE를 얻을 수 있었다. 또한 SDM의 편차도 동작출력 범위에서 0.3%이내의 특성을 얻을 수 있었다. 표 3에서는 이전 연구결과들과의 PAE 성능 비교이다.

표 2. 요구성능 대비 시뮬레이션&측정값 비교

Table. 2. Comparison of Simulation&Measurement Characteristics against Required Performance

표 3. 이전 연구 결과들과의 비교

Table. 3. Comparison with Previous Research Results

Ⅳ. 결론

본 논문에서는 CSB용 전력증폭기 주요성능 목표를 제시하고 LDMOSFET 트랜지스터의 HB 시뮬레이션을 통하여 AB급 동작점에 2차 하모닉 임피던스를 제어를 통한 J급 전력증폭기로 설계하였다. 제작된 증폭기는 P_SAT 출력 54.5 dBm에서 최대 효율은 71.5%, P_1dB 출력 51.5 dBm에서 효율은 51.5%의 결과를 얻었다. 또한 동작운용 출력범위(45 dBm ~ 35 dBm)에서의 SDM의 변조도 편차(40% ± 0.3%)가 설계 목표에 부합하는 결과를 얻었다. 계기착륙시스템 로컬라이저의 공간변조 기준신호인 CSB 증폭기의 변조도 안정성은 시스템 성능에서 가장 중요하다. 특히, 전력증폭기의 운용출력에 따른 SDM의 안정적 성능 개선방안으로, 본 논문에서 제시하는 적정한 바이어스 동작점 선정방법 및 출력에 따른 안정적 SDM 특성 개선 방안은 계기착륙시스템 성능 향상에 기여할 것으로 기대된다. 향후 전력증폭기의 출력과 온도변화에 안정적인 특성을 유지할 수 있는 변조도 편차 보정회로에 관한 연구 진행이 필요하다.