DOI QR코드

DOI QR Code

Analysis of SCR, MVSCR, LVTSCR With I-V Characteristic and Turn-On-Time

SCR, MVSCR, LVTSCR의 Turn-on time 및 전기적 특성에 관한 연구

  • Lee, Joo-Young (Dept. of Electronics Engineering, Seokyeong Unversity)
  • Received : 2016.09.20
  • Accepted : 2016.09.29
  • Published : 2016.09.30

Abstract

In this paper, we analysed the properties of the conventional ESD protection devices such as SCR, MVSCR, LVTSCR. The electrical characteristics and the turn-on time properties are simulated by Synopsys T-CAD simulator. As the results, the devices have the holding voltages between 2V and 3V, and the trigger voltage of about 20V with SCR, of about 12V with MVSCR, of about 9V with LVTSCR. The results of the simulation for the turn-on time properties are 2.8ns of SCR, 2.2ns of MVSCR, 2.0ns of LVTSCR. Thus, we prove that LVTSCR has the shortest turn-on time. However, the second breakdown currents(It2) of the devices are 7.7A of SCR, 5.5A of MVSCR, 4A of LVTSCR. This different properties have to be adapted by the operation voltages for I/O Clamps.

본 논문에서는 기존 ESD 보호소자인 SCR과 MVSCR, LVTSCR의 Turn-on-Time 및 전기적 특성을 시놉시스사의 T-Cad 시뮬레이션을 통하여 분석하였다. 분석결과 세 소자 모두 대략 2V 에서 3V 내외의 홀딩전압 특성을 보였으며, SCR은 약 20V의, MVSCR은 약 12V, LVTSCR은 9V로 순차적으로 개선된 트리거 특성을 보였다. 턴-온타임 시뮬레이션 결과는 SCR이 2.8ns, MVSCR과 LVTSCR은 각각 2.2ns, 2.0ns로 LVTSCR이 가장 짧은 턴-온 특성을 보였다. 반면 IT2 는 SCR이 약 7.7A, MVSCR은 5.5A LVTSCR은 4A의 특성을 보였으므로 I/O 및 파워 클램프 단에 적용 시 동작전압에 따른 최적화된 소자를 선택해야 한다.

Keywords

References

  1. Hyun-Young Kim, "A Study on the Electrical Characteristic of SCR-based Dual-Directional ESD Protection Circuit According to Change of Design Parameters," j.inst.Korean.electr.electron.eng, Vol.19, No2, 265-270, June 2015
  2. Jin-Woo Jung, "Analysis of The Dual-Emitter LIGBT with Low Forward Voltage Loss and High Lacth-up Characteristics" j.inst.Korean.electr.electron.eng, Vol.15, No2, 164-170, June 2011
  3. Amerasekera A., Duvvury Charvaka "ESD in Silicon Integrated Circuits," New York:John Wiley and Sons, 2002
  4. O. Semenov, H. Sarbishaei, M, Sachdev, "ESD Protection Device and Circuit Design for Advanced CMOS Technologies," Springer, 2008
  5. R.G Wagner, J. Soden and C.F. Hawkins "Extend and Cost of EOS/ESD Damage in an IC Manufacturing Process," in Porc. of the 15t EOS/ESD Symp, 49-55, 1993

Cited by

  1. 높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구 vol.21, pp.1, 2016, https://doi.org/10.7471/ikeee.2017.21.1.7
  2. LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구 vol.22, pp.3, 2016, https://doi.org/10.7471/ikeee.2018.22.3.836
  3. 높은 Holding Voltage 및 All-Direction 특성을 갖는 SCR 기반의 ESD 보호회로에 관한 연구 vol.24, pp.4, 2020, https://doi.org/10.7471/ikeee.2020.24.4.1156
  4. 높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구 vol.25, pp.2, 2016, https://doi.org/10.7471/ikeee.2021.25.2.376