Journal of Satellite, Information and Communications (한국위성정보통신학회논문지)

Korea Society of Satellite Technology (한국위성정보통신학회)
권호 표지

Optimal P-Well Design for ESD Protection Performance Improvement of NESCR (N-type Embedded SCR) device

NESCR 소자에서 정전기 보호 성능 향상을 위한 최적의 P-Well 구조 설계

  • 양준원 (세한대학교 컴퓨터교육과) ;
  • 서용진 (세한대학교 나노정보소재연구소)
  • Received : 2014.07.22
  • Accepted : 2014.08.21
  • Published : 2014.09.30
Download PDF
⟨ Previous Next ⟩

Abstract

An electrostatic discharge (ESD) protection device, so called, N-type embedded silicon controlled rectifier (NESCR), was analyzed for high voltage operating I/O applications. A conventional NESCR standard device shows typical SCR-like characteristics with extremely low snapback holding voltage, which may cause latch-up problem during normal operation. However, our modified NESCR_CPS_PPW device with proper junction/channel engineering such as counter pocket source (CPS) and partial P-well structure demonstrates highly latch-up immune current-voltage characteristics with high snapback holding voltage and on-resistance.

NESCR 구조의 정전기 보호소자가 고전압 동작용 I/O 응용을 위해 분석되었다. 기존의 NESCR 표준소자는 매우 낮은 스냅백 홀딩 전압을 갖는 전형적인 SCR 특성을 나타내므로 정상적인 동작 동안 래치업 문제를 초래한다. 그러나 본 연구에서 제안하는 CPS 및 부분적으로 형성된 P-well 구조를 갖는 NESCR_CPS_PPW 변형소자는 높은 온-저항과 스냅백 홀딩 전압을 나타내어 래치업 면역 능력을 향상시킬 수 있었다.

Keywords

References

  1. 임성빈, 김태윤, 장재웅, "저궤도 위성의 ESD 설계 및 해석도구", 항공우주산업기술동향 제7권 제1호, pp.88-78, 2009.
  2. 양준원, 서용진, "고전압용 LDI 칩의 정전기 보호를 위한 EDNMOS 소자의 특성 개선", 통신위성우주산업연구회논문지, 제7권 제2호, pp.18-24, 2012.
  3. 양준원, 서용진, "CPS 이온주입을 통한 NEDSCR 소자의 정전기 보호 성능 개선", 통신위성우주산업연구회논문지, 제8권 제1호, pp.45-53, 2013.03
  4. 양준원, 김형호, 서용진, "DDIC 칩의 정전기 보호 소자로 적용되는 EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘분석", 통신위성우주산업연구회논문지, 제8권 제2호, pp.36-43, 2013.06.
  5. 양준원, 서용진, "N형 실리콘 제어 정류기 소자의 구조 변형을 통한 정전기 보호 성능의 향상에 대한 연구, 통신위성우주산업연구회논문지, 제8권 제4호, pp.124-129, 2013.12.
  6. 서용진, 양준원, "DPS(Double Polarity Source) 구조를 갖는 고전압 동작용 EDNMOS 소자의 정전기 보호 성능 개선, 통신위성우주산업연구회논문지, 제9권 제2호, pp.12-17, 2014.06.
  7. A. Chatterjee and T. Polgreen, "A low-voltage triggering SCR for on-chip ESD protection at output and input pads", IEEE Electron Device Lett., 12(1), pp.21-21, 1991. https://doi.org/10.1109/55.75685
  8. J. H. Lee, J. R. Shih, C. S. Tang, K. C. Liu, Y. H. Wu, R. Y. Shiue, T. C. Ong, Y. K. Peng, J. T. Yue, "Novel ESD protection structure with embedded SCR LDMOS for smart power technology", in Proceedings of the IEEE 40th Annual International Reliability Physics Symposium, pp.156-161, 2002.
  9. M. D. Ker, H. H. Chang and C. Y. Wu, "A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low-voltage CMOS IC's", IEEE J Solid-State Circuits, 32(1), pp.38-51, 1997 https://doi.org/10.1109/4.553176
  10. C. H. Lai, M. H. Liu, S. Su, T. C. Lu and S. Pan, "A novel gate-coupled SCR ESD protection structure with high latch-up immunity for high-speed I/O pad", IEEE Electron Device Lett., 25(5), pp.328-330, 2004. https://doi.org/10.1109/LED.2004.826529
  11. M. D. Ker, "Lateral SCR devices with low-voltage high-current triggering characteristics for output ESD protection in submicron CMOS technology", IEEE Trans Electron Dev., 45(4), pp.849-860, 1998. https://doi.org/10.1109/16.662790
  12. M. Mergens, C. Russ, K. Verhaege, J. Armer, P. Jozwiak and R. Mohn, "High holding current SCRs (HHI-SCR) for ESD protection and latch-up immune IC operation", in Proceedings of the EOS/ESD Symposium, pp.14-21, 2002.
  13. M. Streibl, K. Esmark, A. Sieck, W. Stadler, M. Wendel, J. Szatkowski and H. Gobner, "Harnessing the base-pushout effect for ESD protection in bipolar and BiCMOS technologies", in Proceedings of the EOS/ESD Symposium, pp.73-82, 2002.