한국산업정보학회논문지 (Journal of Korea Society of Industrial Information Systems)

한국산업정보학회 (Korea Society of Industrial Information Systems)
권호 표지
DOI QR코드

DOI QR Code

NPN 트랜지스터의 에미터 면적이 에미터 전류 이득에 미치는 영향

Effect of forward common emitter current gain on emitter area in NPN transistors

  • 투고 : 2014.03.18
  • 심사 : 2014.04.22
  • 발행 : 2014.04.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 대부분의 선형 집적회로와 집적 주입 논리 회로에 넓게 사용되고 있는 NPN 트랜지스터의 에미터 면적의 크기에 대한 순방향 전류 이득의 영향에 대해 연구하였다. 순방향 전류이득과 에미터 면적 사이의 관계를 실험과 시뮬레이션을 통해 확인하였다. 같은 에미터 길이에서 에미터 접합 깊이가 증가 할수록 에미터 전류 이득은 감소하였다. 측면 면적에 비해 에미터 바닥 면적 비율이 증가할수록 에미터 전류이득은 증가하였다. 이론과 시뮬레이션의 결과는 실험결과와 함께 아주 잘 일치하였다.

In this paper, we present the effect of forward current gain on emitter area in NPN transistors are used widely in the almost linear integrated circuits and integrated injection logic. Relations between forward current gain and emitter area were conformed with the simulation with examined calculation and experiments. At the same emitter length, as junction depth is increased, common emitter current gain is decreased. Ratio of Emitter bottom area comparing to side area increases, the emitter current gain is increased. The theory and simulation results were fitted in with the experimental data very well.

키워드

참고문헌

  1. P. E. Gray, D. Dewitt, R. Boothroyd, and J. F. Gibbons, "Physical electronics and circuit models of transistors", SEEC, Vol. 2, Wiley, New York, 1964.
  2. D. J. Roulston and M. Depey, "Emitter-collector breakdown voltage BVceo versus gain hfe for various NPN collector doping levels", Electronics Letters, Vol. 16, No. 21, pp. 803-804, 1980. https://doi.org/10.1049/el:19800572
  3. T. H. Ning and R. D. Isaac, "Effect of emitter contact on current gain of silicon bipolar devices", IEEE Trans. Electorn Devices, Vol. ED-27, No. 11, pp. 2051-2055, 1980.
  4. D. J. Roulston, "Low current base-collector boundary conditions in GHz Frequency transistor", Solid State Electonics, Vol. 18, Issue 10, pp. 845-847, 1975. https://doi.org/10.1016/0038-1101(75)90005-2
  5. R. L. Pritchard, J. B. Angell, R. B. Adler, J. M. Early, and W. M. Webster, "Transistor internal parameters for a small-signal representation", Proc. IRE, Vol. 49, No. 4, pp. 725-739, 1961. https://doi.org/10.1109/JRPROC.1961.287843
  6. Alan B. Grebene, "Bipolar and MOS analog integrated circuit design", Wiley interscience, chap. 9, 2003.
  7. H. P. Tuinhout, "Improving BiCMOS technologies using BJT parametric mismatch characterisation", IEEE BCTM, pp. 163-170, Sept. 2003.
  8. D. J. Roulston, "Bipolar semiconductor devices", McGRAW Hill, pp. 169-170, 218-219, 1990
  9. N. G. Chamberain and D. J. Roulston, "Modeling of emitter-base bulk and peripheral space-charge-layer recombination currents in bipolar transistors", IEEE Trans. on Electorn Dev, Vol. ED-23, No. 12, pp. 1345-1346. 1976.
  10. D. J. Roulston and A. A. Eltoukhy, "Modeling bulk and surface recombination in the sidewall space-charge layer of an emitter-base junction", IEE Proceedings, Vol. 132, pt. I, No. 5, pp. 205-209, 1985. https://doi.org/10.1049/ip-d.1985.0036

피인용 문헌

  1. Wave information retrieval algorithm based on iterative refinement vol.21, pp.1, 2016, https://doi.org/10.9723/jksiis.2016.21.1.007