DOI QR코드

DOI QR Code

8×8 HEVC Inverse Core Transform Architecture Using Multiplier Reuse

곱셈기를 재사용하는 8×8 HEVC 코어 역변환기 설계

  • Lee, Jong-Bae (School of Electronic Engineering, Soongsil University) ;
  • Lee, Seongsoo (School of Electronic Engineering, Soongsil University)
  • Received : 2013.12.24
  • Accepted : 2013.12.30
  • Published : 2013.12.30

Abstract

This paper proposed an $8{\times}8$ HEVC inverse core transform architecture reusing multipliers. In HEVC core transform, processing of lower size block is identical with even part of upper size block. So an $8{\times}8$ core transform architecture can process both $8{\times}8$ and $4{\times}4$ core transforms. However, when $8{\times}8$ core transform architecture is exploited, frame processing time doubles in $4{\times}4$ core transform, since $8{\times}8$ and $4{\times}4$ core transforms concurrently process 8 and 4 pixels, respectively. In this paper, a novel inverse core transform architecture is proposed based on multiplier reuse. It runs as an $8{\times}8$ inverse core transformer or two $4{\times}4$ inverse core transformer. Its frame processing time is same in $8{\times}8$ and $4{\times}4$ core transforms, and reduces gate counts by 12%.

본 논문에서는 곱셈기를 재사용하는 $8{\times}8$ HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 $8{\times}8$ 코어 변환기 하나로 $8{\times}8$$4{\times}4$ 코어 변환을 모두 수행할 수 있다. 그러나 $8{\times}8$ 코어 변환이 8 화소를 동시에 처리하는데 반하여 $4{\times}4$ 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 $8{\times}8$ 코어 변환기로 $4{\times}4$$8{\times}8$ 코어 변환을 모두 처리하게 되면 $4{\times}4$ 코어 변환에서 프레임을 처리하는데 필요한 시간이 $8{\times}8$ 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 $8{\times}8$ 코어 역변환기 하나를 두 개의 $4{\times}4$ 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 $8{\times}8$ 코어 역변환기는 프레임 처리 시간이 $8{\times}8$ 코어 역변환과 $4{\times}4$ 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.

Keywords

References

  1. T. Wiegand, G. Sullivan, G. Bjontgaard, and A. Luthra, "Overview of the H.264/AVC Video Coding Standard", IEEE Transactions on Circuits and Systems for Video Technology, vol. 13, no. 7, pp. 560-576, Jul. 2003. https://doi.org/10.1109/TCSVT.2003.815165
  2. J. Jung and K. Lee, "Implementation of IQ/IDCT in H.264/AVC Decoder Using GP-GPU", Journal of IKEEE, vol. 14, no. 2, pp. 76-81, Jul. 2010.
  3. G. Sullivan, J. Ohm, W. Han, and T. Wiegand, "Overview of the High Efficiency Video Coding (HEVC) Standard", IEEE Transactions on Circuits and Systems for Video Technology, vol. 22, no. 12, pp. 1649-1668, Dec. 2012. https://doi.org/10.1109/TCSVT.2012.2221191
  4. S. Han, W. Nam, and S. Lee, "Design of Low-Area HEVC Core Transform Architecture", Journal of IKEEE, vol. 17, no. 2, pp. 119-128, Jun. 2013. https://doi.org/10.7471/ikeee.2013.17.2.119
  5. A. Fuldseth, G. Bjontegaard, and M. Budagavi, "CE10: Core Transform Design for HEVC," JCTVC-G495, Nov. 2011.
  6. J. Park, W. Nam, S. Han, and S. Lee, "2-D Large Inverse Transform (16${\times}$16, 32${\times}$32) for HEVC (High Efficiency Video Coding)", Journal of Semiconductor Technology and Science, vol. 12, no. 2, pp. 203-211, Jun. 2012. https://doi.org/10.5573/JSTS.2012.12.2.203
  7. M. Budagavi and V. Sze, "Unified Forward+Inverse Transform Architecture for HEVC", Proceedings of IEEE Internation Conference on ICIP, pp. 209-212, Oct. 2012.
  8. P. Meher, S. Park, B. Mohanty, K, Lim, and C. Yeo, "Efficient Interger DCT Architecture for HEVC", to appear in IEEE Transactions on Circuits and Systems for Video Technology, 2013.

Cited by

  1. Hardware Implementation of HEVC CABAC Binarizer vol.18, pp.3, 2014, https://doi.org/10.7471/ikeee.2014.18.3.356
  2. Design of Unified Inverse Transformer for HEVC and VP9 vol.19, pp.4, 2015, https://doi.org/10.7471/ikeee.2015.19.4.596
  3. 16×16 HEVC Inverse Core Transform Architecture Using Multiplier Reuse vol.19, pp.3, 2015, https://doi.org/10.7471/ikeee.2015.19.3.378
  4. Design of Unified HEVC 4×4 IDCT/IDST Block vol.19, pp.2, 2015, https://doi.org/10.7471/ikeee.2015.19.2.271
  5. Hardware Implementation of HEVC CABAC Binary Arithmetic Encoder vol.18, pp.4, 2014, https://doi.org/10.7471/ikeee.2014.18.4.630
  6. Hardware Implementation of HEVC CABAC Context Modeler vol.19, pp.2, 2015, https://doi.org/10.7471/ikeee.2015.19.2.254
  7. Design of Unified HEVC/VP9 4×4 Transform Block vol.19, pp.3, 2015, https://doi.org/10.7471/ikeee.2015.19.3.392