• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.378-384
• /
• 2015

기존의 HEVC 코어 역변환기에서는 동일한 시간에 동일한 수의 화소를 처리하기 위해서 $2n{\times}2n$ 역변환기에 여분의 $n{\times}n$ 역변환기를 추가하여 한 개의 $2n{\times}2n$ 역변환기 또는 두 개의 $n{\times}n$ 역변환기로 동작하게 하였으나 여분의 $n{\times}n$ 역변환기 때문에 하드웨어 크기가 증가하는 단점이 있다. 이러한 문제점을 해결하기 위해 곱셈기를 재사용하여 여분의 $4{\times}4$ 역변환기를 없앤 새로운 $8{\times}8$ HEVC 코어 역변환기 구조가 제안되었으며, 본 논문에서는 이를 확장한 $16{\times}16$ HEVC 코어 역변환기 구조를 제안한다. 제안하는 $16{\times}16$ HEVC 역변환기는 $4{\times}4$ 역변환, $8{\times}8$ 코어 역 변환, $16{\times}16$ 코어 역변환에서 프레임 처리 시간이 모두 동일하며, 여분의 역변환기를 사용하는 아키텍쳐에 비해 게이트 수를 13% 줄일 수 있다.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.570-578
• /
• 2013

본 논문에서는 곱셈기를 재사용하는 $8{\times}8$ HEVC 코어 역변환기 아키텍쳐를 제안한다. HEVC 코어 변환에서는 하위 크기 블록 전체와 상위 크기 블록의 짝수 부분이 동일하기 때문에 $8{\times}8$ 코어 변환기 하나로 $8{\times}8$ 및 $4{\times}4$ 코어 변환을 모두 수행할 수 있다. 그러나 $8{\times}8$ 코어 변환이 8 화소를 동시에 처리하는데 반하여 $4{\times}4$ 코어 변환은 4 화소만 동시에 처리하기 때문에 하나의 $8{\times}8$ 코어 변환기로 $4{\times}4$ 및 $8{\times}8$ 코어 변환을 모두 처리하게 되면 $4{\times}4$ 코어 변환에서 프레임을 처리하는데 필요한 시간이 $8{\times}8$ 코어 변환의 2배가 된다. 본 논문에서는 이러한 문제점을 해결하기 위해서 곱셈기를 재사용하여 $8{\times}8$ 코어 역변환기 하나를 두 개의 $4{\times}4$ 코어 역변환기로도 동작시킬 수 있는 새로운 코어 역변환기 아키텍쳐를 제안한다. 제안하는 $8{\times}8$ 코어 역변환기는 프레임 처리 시간이 $8{\times}8$ 코어 역변환과 $4{\times}4$ 코어 역변환에서 모두 동일하며, 기존에 제안된 아키텍쳐에 비해 게이트 수를 12% 줄일 수 있다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1433-1443
• /
• 1993

DCT(Discrete Cosine Transform)/ IDCT(Inverse DCT)는 여러 DSP 분야와 영 강압축 시스템에서 널리 사용되는 부호화 방식으로서 압축 및 복원 시스템에서 가장 많은 처리시간을 요하는 부분이다. 그러므로 이 부분의 성능을 향상시킴으로써 전체 영상 압축시스템의 성능을 향상시킬수 있다. 본 논문에서는 이러한 DCT/IDCT연산을 효율적으로 수행하기 위하여 모듈생성기법을 이용하여 하드웨어로 구성하였다. 설계한 DCT/IDCT코어 프로세서는 부분합과 분산연산을 이용하여 비교적 적은 면적을 차지하며, 약간의 면적을 증가시킴으로써 DCT와 IDCT연산을 모두 수행한다. 또한 파이프라인 구조를 사용하여 고속으로 DCT/IDCT연산을 수행할 수 있으며, 적은 수의 반올림(rounding)단계를 거치므로 높은 정밀도로 연산을 수행한다. 그리고 모듈생성기법을 사용하여, 설계공정에 독립적이고 입력비트나 정밀도 둥을 간단한 매개변수의 조정으로 변환시킬 수 있도록 설계하였다. 또한 구현한 코어프로세서는 CCITT 권장안 H.261에 부합하는 정밀도로 연산을 수행한다.

• 한국통신학회논문지
• /
• 제28권12C호
• /
• pp.1182-1191
• /
• 2003

본 논문에서는 H.264의 정수 변환 모듈, 양자화 모듈, 역양자화 모듈, 정수 역변환 모듈에 대한 하드웨어 구조를 제안한다. 새로운 동영상 압축기술인 H.264의 전체 구성 중에서 핵심 부분인 동영상 데이터의 영역 변환 및 양자화 기능들을 하드웨어로 설계할 수 있도록 알고리즘을 기술하고, 저전력 설계를 위하여 하드웨어 사이즈를 최소화하도록 구조를 정하였다. 구현된 전체 모듈들은 PCI 인터페이스를 통한 Altera APEX-II FPGA 구성과 삼성 STD130 0.18um CMOS Cell Library를 이용하여 각각 합성하고 검증하였다. 이렇게 검증된 구조의 성능은 ASIC으로 구현하였을 경우 최대 동작 주파수가 100MHz이며, QCIF의 사이즈 기준으로 초당 최대 1295 프레임의 계산을 수행할 수 있으며, 이는 하드웨어 기반의 H.264 실시간 부호화기를 설계하기에 적합한 구조임을 보여준다.

• 한국광학회지
• /
• 제23권4호
• /
• pp.135-142
• /
• 2012

본 연구에서는 공동경로간섭계(common-path interferometer)에 기반한 회절위상현미경(diffraction phase microscopy)을 이용한 광섬유의 굴절률 프로파일(refractive index profile) 측정기술을 개발하였다. 투과형 회절격자를 이용하여 광섬유 시료를 통과한 빛으로부터 핀홀을 이용하여 영의 공간주파수 성분만을 갖는 기준광을 생성하고, 기준광을 다시 시료의 위상정보를 갖는 시료광과 간섭시키는 방법을 통해 시료의 위상정보를 가진 간섭무늬를 형성시켰다. 이렇게 얻어진 간섭 이미지로부터 수치적 처리과정을 거쳐 공간적 위상정보 곧, 위상 이미지를 획득하고 이 데이터를 역아벨변환(inverse Abel transform)을 통해 굴절률 프로파일로 변환할 수 있었다. 이때 클래딩과 광섬유 주변의 매질 사이의 굴절률차로 인해 발생하는 배경위상을 이론적으로 얻어진 함수형태에 맞춰 예측하고 이를 측정된 위상에서 제거하는 배경위상제거 방법을 개발하여 사용하였다. 이를 통해 광섬유 코어 부근의 위상정보만으로도 굴절률 프로파일을 성공적으로 이뤄질 수 있음이 입증되었다. 본 연구를 통하여 회절위상현미경 특유의 측정 안정성과 편의성을 가진 광섬유 굴절률 프로파일 측정장치를 개발하였고 광섬유 및 도파로의 굴절률 분포를 비파괴적으로 분석할 수 있어 광섬유 및 광섬유소자 개발에 활용될 수 있을 것으로 기대된다.

• 전기전자학회논문지
• /
• 제21권4호
• /
• pp.358-367
• /
• 2017

최근 운전자의 편의와 안전을 위해 전방 차량 추돌 감지 시스템(Front Collision Warning System : FCWS)과 같은 다양한 운전자 보조 시스템(Advanced Driver Assistance System : ADAS)이 개발되고 있다. FCWS는 주행 중 실시간으로 동작해야 하기 때문에 높은 처리속도를 필요로 한다. 또한 자동차의 전장화에 따라 FCWS를 차량용 임베디드 시스템에서 동작시키기 위해 저전력 시스템이 필요하다. 본 논문에서는 FCWS를 CPU-FPGA 구조에서 실시간 처리가 가능하도록 구현하였다. 차선 검출은 Inverse Transform Perspective(IPM)와 슬라이딩 윈도우 방식을 이용하여 CPU에서도 빠른 속도로 동작할 수 있도록 하였다. 차량검출은 높은 인식률을 가지는 Convolutional Neural Network(CNN)을 이용하였고, FPGA에서 병렬처리로 가속하였다. 제안하는 구조는 저전력으로 동작하는 ARM-Core A9과 FPGA를 내장한 Intel FPGA Cyclone V SoC(System on Chip)에서 검증하였다. HD해상도에서 FCWS는 44FPS로 실시간으로 동작하며, 고성능 PC 환경보다 처리속도 대비 에너지 효율이 약 3.33배 높은 것을 확인했다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.811-814
• /
• 2000

It this paper a VLSI architecture of the Shape-Adaptive Discrete Cosine Transform (SA-DCT) is described, which can be employed dedicatedly for MPEG-4 video codec. Adopting a fast DCT algorithm, the number of multipliers can be reduced by half in comparison with a conventional algorithm. This SA-DCT core with a small additional amount of hardware can perform the SA-Inverse DCT (SA-IDCT) by sharing multipliers and a transportation memory. The proposed SA-DCT core is integrated with 40,000 gates by using 0.35$mu$m triple-metal CMOS technology, which operates at 20 Mhz, and hence enables the realtime codec of CIF ($352{\times}288$ pixels) pictures.

• Steel and Composite Structures
• /
• 제51권1호
• /
• pp.1-8
• /
• 2024

Transient dynamic behavior of a sandwich beam under thermal and impulsive loads has been researched in the context of higher-order beam theory. The impulse load of blast type has been enforced on the top exponent of the sandwich beam while it is in a thermal environment. The core of the sandwich beam is cellular with auxetic rectangular pattern, whereas the layers have been built with the incorporation of graphene oxide powder (GOP) and are micromechanically introduced through Halpin-Tsai formulization. Governing equations for the sandwich beam have been solved through inverse Laplace transform style for obtaining the dynamical deflections. The connection of beam deflections on temperature variability, GOP quantity, pulse load situation and core relative density has been surveyed in detail.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.180-181
• /
• 2018

JPEG은 가장 널리 사용되는 표준 이미지 압축기술이다. 본 논문에서는 이미지 압축 알고리즘을 소개하고 압축 및 압축 해제의 각 단계를 서술하고자 한다. 이미지 압축은 디지털 이미지를 데이터 압축을 적용하는 과정이다. 이산여현변환은 시간 도메인에서 주파수 도메인으로 변환하는 기술이다. 먼저, 이미지는 8 by 8 픽셀 블록으로 분할하게 된다. 둘째, 위에서 아래로 왼쪽에서 오른쪽으로 진행하면서 DCT가 각각의 블록에 적용하게 된다. 셋째, 각 블록은 양자화를 통해 압축을 진행한다. 넷째, 이미지를 구성하는 압축된 블록의 배열은 크게 줄어든 공간에 저장된다. 끝으로, 원하는 경우 이미지는 역 이산여현변환 (IDCT)을 사용하는 프로세스인 압축 해제를 통해 재구성하게 된다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2074-2084
• /
• 2001

본 논문에서는 주파수영역에서 웨이브렛 변환을 이용한 새로운 디지털 워터마킹 기법을 제안하였다. 저주파의 부대역 웨이브렛 계수는 워터마크를 삽입하기 위해서 사용된다. 원 영상이 이산 웨이브렛 변환을 사용하여 변환된후 이 계수들은 주파수 영역에서 효과적으로 변환된다. 이 과정에서 DCT와 FFT변환이 사용된다. 일반적인 영상 포맷의 워터마크 영상은 이산 코사인 변환된다. 웨이브렛 계수에 삽입되어 은닉된 워터 마크는 주파수 영역에서 균일하게 분포된다. 그 다음 웨이브렛 계수들은 역 변환 과정이 수행된다. 워터마크의 검출과정은 삽입과정의 반대로 수행하게 된다. 본 논문에서는 워터 마크 기술의 핵심 요소인 저작권 데이터의 은닉기술과 압축, 필터링, 리샘플링, 크로핑 등에 견딜 수 있는 기술을 개발하였다. 실험결과는 제안된 두 개의 워터마크의 기술이 비가시적이고 강인함을 보여준다.