내부 버퍼와 단일 엔트리 캐슁을 이용한 다단계 패킷 분류 가속화 구조

Fast Multi-Phase Packet Classification Architecture using Internal Buffer and Single Entry Caching

  • 강대인 (연세대학교 전기전자공학과) ;
  • 박현태 (연세대학교 전기전자공학과) ;
  • 김현식 (연세대학교 전기전자공학과) ;
  • 강성호 (연세대학교 전기전자공학과)
  • Kang, Dae-In (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Park, Hyun-Tae (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kim, Hyun-Sik (Department of Electrical and Electronic Engineering, Yonsei University) ;
  • Kang, Sung-Ho (Department of Electrical and Electronic Engineering, Yonsei University)
  • 발행 : 2007.09.25

초록

새로운 인터넷 서비스가 등장하면서 진보된 인터넷 응용 기능을 처리하기 위한 패킷 분류 기능은 라우터의 중요한 동작으로 요구되고 있다. 다수의 패킷 필드를 대상으로 하는 패킷 분류 동작은 복잡하며 상대적으로 많은 시간을 요구하기 때문에 빠른 패킷 분류를 위한 알고리즘과 하드웨어 구조에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 가속화된 패킷 분류기능을 제공하기 위해 내부 버퍼를 사용한 다단계 패킷 분류 구조를 제안한다. 주소 필드 검색기와 다음 필드 검색기 사이에 내부 버퍼를 사용함으로써 송신 주소와 수신 주소의 검색 시간 차이로 인해 발생하는 지연 시간을 줄일 수 있게 되었다. 또한 동일 IP 주소 헤더 정보를 갖는 연속된 패킷의 입력으로 인한 성능 개선의 저하를 방지하기 위해 단일 엔트리 캐슁을 사용하여 성능 개선을 보장하였다. 제안하는 구조는 간단하며 검색 알고리듬에 국한되지 않고 보편적으로 적용될 수 있는 일반성을 갖고 있다.

With the emergence of new applications, packet classification is essential for supporting advanced internet applications, such as network security and QoS provisioning. As the packet classification on multiple-fields is a difficult and time consuming problem, internet routers need to classify incoming packet quickly into flows. In this paper, we present multi-phase packet classification architecture using an internal buffer for fast packet processing. Using internal buffer between address pair searching phase and remained fields searching phases, we can hide latency from the characteristic that search times of source and destination header fields are different. Moreover we guarantee the improvement by using single entry caching. The proposed architecture is easy to apply to different needs owing to its simplicity and generality.

키워드

참고문헌

  1. X. Sun, S. Sahni, and Y. Zhao, 'Packet Classification Consuming Small Amount of Memory,' IEEE/ACM Trans. Networking, 2005
  2. David E. Taylor, 'Survey and Taxonomy of Packet Classification Techniques,' Tech. Report WUCSE-2004-24, Department of CSE, Washington University in St. Louis, 2004
  3. M.E.Kounavis, A Kumar, H. Vin, R. Yavatkar and A T. Campbell, 'Directions in Packet Classification for Network Processors', In Proceedings of Second Workshop on Network Processors (NP2), Feb. 2003
  4. P. Gupta and N. McKeown, 'Packet classification on multiple fields,' in Proc. ACM SIGCOMM, Comput. Commun. Rev., vol. 29, Sep. 1999, pp. 147 - 160
  5. V. Srinivasan, S. Suri, G. Varghese, and M. Waldvogel, 'Fast and Scalable Layer Four Switching,' in ACM Sigcomm, June 1998
  6. J. van Lunteren and T. Engbersen, 'Fast and scalable packet classification,' IEEE Journal on Selected Areas in Communications, vol. 21, pp. 560 - 571, May 2003 https://doi.org/10.1109/JSAC.2003.810527
  7. D. E. Taylor and J. S. Turner, 'ClassBench: A Packet Classification Benchmark,' Tech. Rep. WUCSE-2004-28, Department of Computer Science & Engineering, Washington University in Saint Louis, May 2004
  8. K. Rajan and R. Govindarajan. A Heterogeneously Segmented Cache architecture for a packet forwarding engine. In Int. Conf. on Supercomputing, 2005
  9. N.Yazdani and P.S.Min, 'Fast and Scalable Schemes for the IF Address Lookup Problem,' Proc. IEEE HPSR2000, pp 83-92, 2000