Journal of IKEEE (전기전자학회논문지)
- Volume 11 Issue 1 Serial No. 20
- /
- Pages.54-60
- /
- 2007
- /
- 1226-7244(pISSN)
- /
- 2288-243X(eISSN)
The novel NPLVTSCR ESD ProtectionCircuit without Latch-up Phenomenon for High-Speed I/O Interface
Latch-up을 방지한 고속 입출력 인터페이스용 새로운 구조의 NPLVTSCR ESD 보호회로
- Koo, Yong-Seo (School of Electrical, Electronics Engineering, Seokyeoung University)
- 구용서 (서경대학교 전자공학과)
- Published : 2007.03.31
Abstract
In this study novel ESD protection device, namely, N/P-type Low Voltage Triggered SCR, has been proposed, for high speed I/O interface. Proposed device could lower high trigger voltage(
본 연구에서는 고속 I/0 인터페이스용 ESD(Electro-Static Discharge)보호소자로서 SCR(Silicon Controlled Rectifier)구조에 기반한 새로운 구조의 ESD보호소자인 N/P-type Low Voltage Triggered Silicon-Controlled Rectifier(NPLVTSCR)을 제안하였다. 제안된 NPLVTSCR은 기존 SCR이 갖는 높은 트리거 전압(