Journal of KIISE:Information Networking (한국정보과학회논문지:정보통신)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

Performance Evaluation of a Switch Router with Output-Buffer

출력 버퍼를 장착한 스위치 라우터의 성능 분석

  • 신태지 (울산대학교 전기전자자동화공학부) ;
  • 양명국 (울산대학교 전기전자자동화공학부)
  • Published : 2005.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a performance evaluation model of the switch router with the multiple-buffered crossbar switches is proposed and examined. Buffered switch technique is well known to solve the data collision problem of the crossbar switch. The proposed evaluation model is developed by investigating the transfer patterns of data packets in a switch with output-buffers. The performance of the multiple-buffered crossbar switch is analyzed. Steady state probability concept is used to simplify the analyzing processes. Two important parameters of the network performance, throughput and delay, are then evaluated. To validate the proposed analysis model, the simulation is carried out on a network that uses the multiple buffered crossbar switches. Less than $2\%$ differences between analysis and simulation results are observed. It is also shown that the network performance is significantly improved when the small number of buffer spaces is given. However, the throughput elevation is getting reduced and network delay becomes increasing as more buffer spaces are added in a switch.

본 논문에서는, n개의 입출력 포트를 가진 스위치로 구성된 스위치 라우터의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치기법은 크로스바 스위치 내부의 데이타 충돌 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트워크 내부임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 스위치의 성능, 즉 네트워크 성능 평가의 두 가지 주요 요소인 네트워크 정상상태 처리율(Normalized Throughput, NT)과 네트워크 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 네트워크의 성능 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다. 또한, 분석 결과 스위치 내부에 많은 버퍼를 장착할수록 정상상태 처리율의 증가율은 감소하고, 네트워크 지연시간은 증가하는 것으로 나타났다.

Keywords

References

  1. Cisco Systems Inc., 'Catalyst 8500 Campus Switch Router Architecture,' http://www.cisco.com/warp/pubic/cc/cisco/mkt/switch/cat/8500/tech/8510_wp.htm
  2. Cisco Systems Inc., 'Next Generation Clear-Channel Architecture for Catalyst 1900/2820 Ethernet Switches,' http://www.cisco.com/warp/pubic/cc/cisco/mkt/switch/ cat/c1928/tcch/nwgen_wp.htm
  3. F. Tobagi, 'Fast Packet Switch Architectures for Broadband Integrated Networks,' Proc. of the IEEE, Vol. 78, No.1, pp. 133-167, Jan 1990 https://doi.org/10.1109/5.52203
  4. D. M. Dias and J. R. Jump, 'Analysis and Simulation of Buffered Delta Networks,' IEEE Trans. on Computers, Vol. C-30, No.4. pp. 273-282, Apr. 1981 https://doi.org/10.1109/TC.1981.1675775
  5. Y. C. Jenq, 'Performance Analysis of a Packet Switch Based on Single Buffered Banyan Network,' IEEE J. Select. Areas Comm., Vol. SAC-3, No.6, pp. 1014-1021, Dec. 1983 https://doi.org/10.1109/JSAC.1983.1146023
  6. C. P. Krusal and M. Snir, 'The Performance of Multistage Interconnection Networks for Multiprocessors,' IEEE Trans. on Computers, Vol. C-32, No. 12. pp. 1091-1098, Dec. 1983 https://doi.org/10.1109/TC.1983.1676169
  7. H. Yoon, K. Y. Lee, and M. T. Liu, 'Performance Analysis of Multibuffered Packet-Switching Networks in Multiprocessor Systems,' IEEE Trans. on Computers, Vol. C-39, No.3. pp. 319-327, Mar. 1990 https://doi.org/10.1109/12.48863
  8. Y. Mun and H. Y. Youn, 'Performance Analysis of Finite Buffered Multistage Interconnection Networks,' IEEE Trans. on Computers, Vol. 43, No.2, pp. 153-162, Feb. 1994 https://doi.org/10.1109/12.262120
  9. Chita R. Das and Prasant Mohapatra, 'Performance Analysis of Finite- Buffered Asynchronous Multistage Interconnection Networks,' IEEE Trans. on Parallel and Distributed systems, Vol. 7, NO. 1, pp. 18-25, Jun. 1996 https://doi.org/10.1109/71.481594
  10. 신태지, 양명국, '출력 버퍼형 axa 스위치로 구성된 다단 연결 망의 성능 분석', 정보과학회 논문지, 제29권, 6호, pp. 738-748, 2002
  11. Cho. S. L, Yang. M. K Joon Lee, 'Analytical modeling of a fat-tree network with buffered switches,' Communications, Computers and signal Processing, PACRIM 2001 IEEE Pacific Rim Conference on, Vol. 1, pp. 184-187, Aug. 2001 https://doi.org/10.1109/PACRIM.2001.953553
  12. 신태지, 양명국, '출력 버퍼형 axb 스위치로 구성된 Fat-tree 망의 성능 분석,' 정보과학회 논문지, 제30권, 4호, pp, 520-534, 2003
  13. Shin. T. Z, Jun Lee, Yang. M. K., 'Evaluation of a fat-tree network with buffered axb switches,' Communications, Computers and signal Processing, 2003. PACRIM 2003 IEEE Pacific Rim Conference on, Vol. 1, pp 205-208, Aug. 2003 https://doi.org/10.1109/PACRIM.2003.1235753