초록
링크기술이 발달하면서 인터넷 라우터로 들어오는 패킷의 수가 급격히 증가하고 있으며, 이로 인하여 입력 패킷을 실시간으로 처리하는 일은 점점 더 어려운 작업이 되어가고 있다. If 어드레스 검색은 라우터의 패킷 처리 기능 중 가장 필수적인 기능 중의 하나로서, 효율적인 IP 어드레스 검색을 위한 알고리즘과 구조에 대한 연구가 진행되고 있다. 본 논문에서는 작은 크기의 메모리를 사용하면서도 검색 속도를 빠르게 향상시킨 IP 어드레스 검색 구조를 제안한다. 제안하는 방법은 한번의 메모리 접근으로 여러 프리픽스를 동시에 비교하는 멀티웨이 트리에 기반을 두고 있는 구조로서, 약 4만개의 프리픽스를 저장하기 위해 280KByte 크기의 SRAM을 사용하근 평균 5.9번의 메모리 접근으로 IP 어드레스를 검색하는 구조이다.
Packet arrival rates in internet routers have been dramatically increased due to the advance of link technologies, and hence wire-speed packet processing in Internet routers becomes more challenging. As IP address lookup is one of the most essential functions for packet processing, algorithm and architectures for efficient IP address lookup have been widely studied. In this paper, we Propose an efficient I address lookup architecture which shows yeW good Performance in search speed while requires a single small-size memory The proposed architecture is based on multi-way tree structure which performs comparisons of multiple prefixes by one memory access. Performance evaluation results show that the proposed architecture requires a 280kByte SRAM to store about 40000 prefix samples and an address lookup is achieved by 5.9 memory accesses in average.
