A Study on AC Modeling of the ESD Protection Devices

정전기 보호용 소자의 AC 모델링에 관한 연구

  • Choi, Jin-Young (School of Electrical, Electronic & Computer Engineering, Hongik University)
  • 최진영 (홍익대학교 전자전기컴퓨터공학부)
  • Published : 2004.07.01

Abstract

From the AC analysis results utilizing a two dimensional device simulator, the ac equivalent-circuit modeling of the ESD protection devices is executed. It is explained that the ac equivalent circuit of the NMOS protection transistor is modeled by a rather complicated form and that, depending on the frequency range, the error can be large if it is modeled by a simple RC serial circuit. It is also shown that the ac equivalent circuit of the thyristor-type pnpn protection device can be modeled by a simple RC serial circuit. Based on the circuit simulations utilizing the extracted equivalent circuits, the effects of the parasitics in the protection device on the characteristics of LNA are examined when the LNA, which is one of the important RF circuits, is equipped with the protection device. It is explained that a large error can result in estimating the circuit characteristics if the NMOS protection transistor is modeled by a simple capacitor. It is also confirmed that the degradation of the LNA characteristics by incorporating the ESD protection device can be reduced a lot by adopting the suggested pnpn device.

2차원 소자 시뮬레이터를 이용한 AC 해석 결과를 토대로 ESD 보호용 소자의 AC 등가회로 모델링을 시도한다. NMOS 보호용 트랜지스터의 AC 등가회로는 다소 복잡한 형태로 모델링되며, 이를 간단히 RC 직렬회로로 모델링할 경우 주파수 영역에 따라 오차가 크게 발생할 수 있음을 설명한다. 또한 싸이리스터형 pnpn 보호용 소자의 등가회로는 간단히 RC 직렬회로로 모델링될 수 있음을 보인다. 추출한 등가회로를 이용한 회로 시뮬레이션에 근거하여, 주요 RF 회로의 하나인 LNA에 ESD 보호용 소자를 장착할 경우 보호용 소자의 기생성분이 LNA의 특성에 미치는 영향에 대해 조사해 본다. NMOS 보호용 트랜지스터를 단순히 커패시터 하나만으로 모델링할 경우 회로특성의 예측에 큰 오류가 발생할 수 있음을 설명한다. 또한 제시한 pnpn 보호용 소자를 사용할 경우 보호용 소자의 장착에 의한 LNA 회로의 특성 열화가 크게 감소될 수 있음을 확인한다.

Keywords

References

  1. Electronics Letters v.37 High-performance 5.2GHz LNA with on-chip inductor to provide ESD protection Leroux, P.;Steyaert, M.
  2. IEEE J. Solid-state Circuits v.36 ESD protection design on analog pin with very low input capacitance for high-frequency or current-mode applications Ker, M.D.;Chen, T.Y.;Wu, C.Y.;Chang, H.H.
  3. IEEE Electron Devices Lett. v.21 Distributed ESD protection fro high-speed integrated circuits Kleveland, B.;Maloney, T.J.;Morgan, I.;Madden, L.;Lee, T.H.;Wong, S.S.
  4. IEEE MTT-S Digest A comparison study of ESD protection fro RF ICs: Performance vs. parasitics Feng, H.;Gong, K.;Wang, A.Z.
  5. 전기전자학회 논문지 v.7 no.2 RF IC용 싸이리스터형 정전기 보호소자 설계에 관한 연구 최진영;조규상
  6. Proceedings of the 2002 IEEE International Symposium on Circuits and Systems v.4 Analysis of CMOS RF LNAs with ESD protection Chandrasekhar, V.;Mayaram, K.
  7. Proceedings of the 2003 IEEE International Symposium on Circuits and Systems v.1 LNA design optimization with reference to ESD protection circuitry Sridharan, S.;Nayak, G.;Mukund, P.R.
  8. IEEE Trans. Electron Devices v.35 Hot-carrier reliability and ESD latent damage Aur, S.;Chatterjee, A.;Polgreen, T.
  9. ATLAS II Framework
  10. The design of CMOS radio-frequency integrated circuits Lee, T.H.
  11. Design of Analog CMOS Integrated Circuits Razavi, B.