대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

광통신 모듈용 단일 칩 CMOS트랜시버의 구현

Implementation of a Single Chip CMOS Transceiver for the Fiber Optic Modules

  • 채상훈 (호서대학교 전자공학과) ;
  • 김태련 (호서대학교 전자공학과)
  • 발행 : 2004.09.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 구현하였다. 제작된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일 칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 루프백 측정에서 지터도 실효치 32.3 ps, 최대치 335.9 ps로 비교적 양호하게 나타났다. 전체 칩의 소비전력은 5V 단일전원 공급 상태에서 약 1.15 W(230 mA)로 나타났다.

This paper describes the implementation of monolithic optical transceiver circuitry being used as a part of the fiber optic modules. It has been fabricated in 0.6 ${\mu}{\textrm}{m}$ 2-poly 3-metal silicon CMOS analog technology and operates at 155.52 Mbps(STM-1) data rates. It drives laser diode to transmit intensity modulated optical signal according to 155.52 Mbps electrical data from system. Also, it receives 155.52 Mbps optical data that transmitted from other systems and converts it to electrical data using photo diode and amplifier. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. The die area is 4 ${\times}$ 4 $\textrm{mm}^2$, and it has 32.3 ps rms and 335.9 ps peak to peak jitter on loopback testing. the measured power dissipation of whole chip is 1.15 W(230 mW) with a single 5 V supply.

키워드

참고문헌

  1. D. Jeong, G. Borriello, D. Hodges, R. Katz, 'Design of PLL-based clock generation circuits', IEEE JSSC, Vol. sc-22, No. 2, April, 1987
  2. Z. Wang, U. Langmann, 'Multi-Gb/s silicon bipolar clock recovery IC', IEEE JSSC, Vol. 9, No. 5, pp. 656-663, Jun. 1991 https://doi.org/10.1109/49.87633
  3. F. Gardner, 'Charge-pump phase locked loops', IEEE Communication, com-28, No. 11, pp.1848-1858, Nov. 1980
  4. 이홍수, 재상훈, 송원철, 김경수, '155.52 Mbps 광통신용 트랜스미터(Tx) ASIC의 설계', 대한전자공학회 추계학술대회 논문집, 1996년 12월
  5. 채상훈, 정희범, '광통신 모듈용 155.52 Mbps CMOS 리시버의 설계', 한국통신학회 논문지, 제 24권, 6호, 1999년 6월
  6. D. W. Faulkner, 'A wide-band limiting amplifier for optical fiber repeaters,' IEEE J. Solid-State Circuits, vol. SC-18, no. 3, pp. 333-340, June 1983 https://doi.org/10.1109/JSSC.1983.1051948
  7. 이길재, 채상훈, '광통신 모듈용 155.52 MHz 클럭복원 리시버의 구현', 한국통신학회 논문지, 제 26권, 제 12C 호, 2001년 12월
  8. 채상훈, 김태련, 권광호, '광통신 모듈용 단일 칩 CMOS 트랜시버의 설계', 대한전자공학회 논문지, 제 41권, SD편, 제 2 호, 2004년 2월