Journal of the Institute of Electronics Engineers of Korea SP (대한전자공학회논문지SP)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

VLSI Design of H.263 Video Codec Based on Modular Architecture

모듈화된 구조에 기반한 H.263 비디오 코덱 VLSI의 설계

  • Published : 2002.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we present an efficient hardware architecture for the H.263 video codec and its VLSI implementation. This architecture is based on the unified interface by which internal hardware engines and an internal RISC processor are connected one another. The unified interface enables the modular design of internal blocks, efficient hardware/software partitioning, and pipelined paralled operations. The developed VLSI supports the H.263 version 2 profile 3 @ level 10, and moreover, both the control protocol H.245 and the multiplexing protocol H.223. Therefore, it can be used for the complete ITU-T H.324 or 3GPP 3G 324M multimedia processor with the help of an external audio codec. Simultaneous encoding and decoding of QCIF format images at a rate greater than 15 frames per second is achieved at 40 MHz clock frequency.

본 논문에서는 H.263 비디오 코덱 구현을 위한 효율적인 하드웨어 구조를 제안하고, 이에 기반한 VLSI 구현을 기술한다. 제안 구조는 부호화 및 복호화에 사용되는 내부 하드웨어 블록들간의 연결 및 이 블록들과 내부 RISC 프로세서간의 연결에 단일화된 인터페이스 방법을 사용한다. 이러한 단일화된 인터페이스의 사용은 블록들의 모듈화된 설계를 가능하게 하며, 하드웨어/소프트웨어의 적절한 분할 및 효과적인 파이프라인 동작을 가능하게 한다. 개발된 VLSI는 H.263 버전 2의 프로파일 3 @ 레벨 10을 지원하고, 제어용 프로토콜인 H.245와 다중화 프로토콜인 H.223을 지원한다. 따라서 외부에 오디오 코덱 칩을 추가함으로써 완전한 ITU-T H.324 또는 3GPP 3G-324M 멀티미디어 터미널 기능 구현에 사용될 수 있으며, 하드웨어 블록들을 최대한 활용하면서 소프트웨어적으로 H.263++와 MPEG4 코덱을 구현 할 수 있는 구조이다. 구현된 H.263 코덱은 40MHz의 동작 주파수에서 초당 15 프레임 이상의 성능으로 QCIF 크기의 영상의 부호화 및 복호화를 동시에 수행할 수 있다.

Keywords

References

  1. ITU-T. 'Draft Text of Recommendation H263 Version 2 (H263+) for Decision', Jan. 1998
  2. ITU-T, 'Draft Revised Recommendation H.324 Version 2', Jan. 1998
  3. 3GPP, 'Codec for Circuit Switched Multimedia Telephony Service', 3GPP TS 26.110 V4.1.0, Mar. 2001
  4. ITU-T, 'Recommendation H.245 Version 2', June 1996
  5. ITU-T, 'Recommendation H.223', Mar. 1996
  6. Y. Naito and I. Kuroda, 'H.263 Mobile Video Codec Based on a Low Power Consumption Digital Signal Processor,' in Proc. ICASSP, pp. 3041-3044, 1998 https://doi.org/10.1109/ICASSP.1998.678167
  7. S. Jang, S. Kim, J. Lee, G. Choi, and J. Ra, 'Hardware-Software Co-Implementation of a H.263 Video Codec,' IEEE Tr. Consumer Elec., pp. 191-200, 2000 https://doi.org/10.1109/30.826398
  8. M. Harrard, J. Sanches, A. Bellon, J. Bulone, A. Tourmier, O. Deygas, J.-C. Herluison, S. Doise, and E. Berrebi, 'A Single-Chip CIF 30-Hz. H.261, H.263, and H.263+ Video Encoder/Decoder with Embedded Display Controller,' IEEE J. Solid-State Circ., pp. 1627-1633, Vol. 34, No. 11, Nov. 1999 https://doi.org/10.1109/4.799872
  9. J. Park, B. Koo, S. Kim, I. Kim, and H. Cho, 'MPEG-4 Video Codec for Mobile Multimedia Applications', in Proc. ICCE, pp. 156-157, 2001 https://doi.org/10.1109/ICCE.2001.935253
  10. ARM, ARM720T Technical Reference Manual Rev. 3, Doc. Num. ARM DDI 0192A, Sept. 2000
  11. ARM, AMBA Specification Rev. 2.0, Doc. Num. ARM II-II 0011A, May 1999
  12. ITU-T, 'Recommendation G.723.1', Mar. 1996
  13. ITU-R, 'Recommendation 656', 1986