대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

복잡한 ULSI 배선 구조 생성을 위한 토포그래피 모델링 및 시뮬레이션

Topography Modeling and Simulation for the Complex Structures of ULSI Interconnects

  • 권오섭 (인하대학교 공과대학 전자전기공학부 컴퓨테이셔녈 일렉트로닉스 센터) ;
  • 윤석인 (인하대학교 공과대학 전자전기공학부 컴퓨테이셔녈 일렉트로닉스 센터) ;
  • 김윤태 (인하대학교 공과대학 전자전기공학부 컴퓨테이셔녈 일렉트로닉스 센터) ;
  • 윤임대 (인하대학교 공과대학 전자전기공학부 컴퓨테이셔녈 일렉트로닉스 센터) ;
  • 원태영 (인하대학교 공과대학 전자전기공학부 컴퓨테이셔녈 일렉트로닉스 센터)
  • 발행 : 2002.04.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 반도체 공정 중, 토포그래피 시뮬레이션을 수행함에 있어서, 기존의 셀 모델을 수정하여, 소요되는 메모리의 양을 최소화하는 셀 전진 모델을 개발하였다. 셀 전진 모델은, 전체 시뮬레이션 영역은 물질 정보만으로 나타내지며, 표면의 셀들만으로 리스트가 구성되고, 리스트에 표면 진화 계산에 필요한 정보가 저장된다. 개발된 시뮬레이터는 해석적 모델과 몬테카를로 모델을 이용하여 식각 공정에 있어서 입사이온 분포가 계산되며, 단위 공정 뿐만 아니라 공정 순서도에 따라 적층 캐패시터 또는 디램 셀(DRAM cell) 제조 공정과 같은 통합 공정을 수행한다. 개발된 시뮬레이터를 이용하여 디램 셀 제조 공정 시뮬레이션을 수행하였을 경우에, 소요된 셀은 5,440,500(130×155×270)개였고, 메모리 양은 22MB에 불과하였다.

A dynamically-allocated topographical model, so-called cell advancing model, has been developed modifying the cell model. Memory requirements are reduced by dynamically allocating completed topography and material information only at surface cells, and setting other cells as a material index. In this paper, this model is presented and verified with applications to etching process by using the analytic model and Monte Carlo model for the incident ion flux, deposition process, and process integration. In case of DRAM cell fabrication process with 5,440,500(130$\times$155$\times$270) cells takes about 22MB memory to represent the topography.

키워드

참고문헌

  1. Masato Fujinaga and Norihiko Kotani, '3-D topography Simulator (3-D MULSS) Based on a Physical Descroption of Material Topography', IEEE Trans. Electron Devices, Vol. 44, No. 2, pp. 226-238, Feb. 1997 https://doi.org/10.1109/16.557710
  2. E. Scheckler, 'Algorithm for three-dimensional simulation of etching and deposition processes in integrated circuits fabrication,' Memo. no. UCB/ERL M91/99, University of California, Berkeley, 12 Nov. 1991
  3. Rul Martins et al, 'High-Precision Interconnect Analysis,' IEEE Trans. Computer-Aided Design, Vol. 17, No. 11, pp. 1148-1159, Nov. 1998 https://doi.org/10.1109/43.736187
  4. J. McVittie, et al, 'SPEEDIE: A Profile Simulator for Etching and Deposition,' SPIE, Vol 1392, 'Advanced Techniques for IC Processing,' pp. 126-137, 1990 https://doi.org/10.1117/12.48908
  5. Taeyoung Won, 'Three-Dimensional Modelling and Simulation of Dry Etching Process', JKPS, Vol. 33, pp. 72-75, Nov. 1998
  6. E. Leitner, W. Bohmayr, P. Fleischmann, E. Strasser, and S. Selberherr, '3-Dimensional Process Simulation(ed. J. Lorenz),' pp.136-161, Springer -Verlag wien, new York, 1995
  7. Ohseob Kwon, Jaehee Lee, Sangho Yoon, Yongchan Ban, Yountae Kim, Taeyoung Won, 'Modeling of Plasma Etching and Development of Three-Dimensional Topography Simulator,' J. IEEK-D, Vol. 35, No. 2, pp. 119-126, February 1998
  8. Yongchan Ban, Jaehee Lee, Sangho Yoon, Ohseob Kwon, Yountae Kim, Taeyoung Won, 'Calculation of Ion Distributions in an RF Plasma Etching System Using Monte Carlo Methods,' J. IEEK-D, Vol. 35, No. 5, pp. 472-480, May 1998
  9. 'Embedded Technologies for System on a Chip,' Proc. of VLSI Technology Short Course, 1999 Symp. on VLSI Tech, June 13, 1999
  10. S. Kamiyama et al, 'Highly Reliable MIM Capacitor Technology Using Low Pressure CVD-WN Cylinder Storage-Node for $0.12{\mu}m$-scale Embedded DRAM,' 1999. on VLSI Technology, Dig. of Tech. Papers, pp. 39-40 https://doi.org/10.1109/VLSIT.1999.799329
  11. Sukin Yoon and Taeyoung Won, 'A Study on the Extraction of Parasitic Capacitance for Multiple-level Interconnect Structure,' J. IEEK-D, Vol. 36, No. 5, pp. 424-433, May 1999