한국정보과학회논문지:시스템및이론 (Journal of KIISE:Computer Systems and Theory)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

이중 링 CC-NUMA 시스템에서 링 구조 변화에 따른 시스템 성능 분석

Analysis of System Performance of Change the Ring Architecture on Dual Ring CC-NUMA System

  • 윤주범 (국가보안기술연구원) ;
  • 장성태 (수원대학교 전자계산학과) ;
  • 전주식 (서울대학교 컴퓨터공학과)
  • 발행 : 2002.02.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

NUMa 구조는 원격 메모리에 대한 접근이 불가피한 구조적 특성 때문에 상호 연결망이 시스템 성능을 좌우하는 큰 변수가 된다. 기존에 대중적으로 사용되던 버스는 물리적 확장성 및 대역폭에서 대규모 시스템을 구성하는데 한계를 보인다. 이를 대체하는 고속의 지점간 링크를 사용한 이중 링구조는 버스가 가지는 확장성 및 대역폭의 한계라는 단점을 개선하였으나, 많은 노드가 연결되는 경우에는 응답 지연시간이 증가하는 문제점을 가지고 있다. 본 논문에서는 스누핑 프로토콜이 적용된 이중 일 구조에서 노드개수 증가에 따른 응답지연시간 증가의 문제점을 보안하기 위해 코달 링 구조로의변화를 제안하고 이 구조에 효과적인 링크 제어기를 설계한다. 또한 확률 구동 시뮬레이터를통해 본 논문을 통해 제시한 코달 링 구조가 시스템의 성능 및 응답시간에 미치는 영향을 알아본다.

Since NUMA architecture has to access remote memory an interconnection network determines the performance of CC-NUMA system Bus which has been used as a popular interconnection network has many limits to build a large-scale system because of the limited physical scalabilty and bandwidth Dual ring interconnection network composed of high speed point-to-point links is made up for resolving the defects of the bus for large-scale system But it also has a problem that the response latency is rapidly increased when many node are attached to snooping based CC-NUMA system with dual ring In this paper we propose a chordal ring architecture in order to overcome the problem of the dual ring on snooping based CC-NUMA system and design and efficient link controller adopted to this architecture. We also analyze the effects of chordal ring architecture on the system performance and the response latency by using probability driven simulator.

키워드

참고문헌

  1. D.E. Culler and J.P. Singh, 'Parallel Computer Architecture: A Hardware/Software Approach,' Morgan Kaufmann Publishers, 1999
  2. 장병순, 'PANDA 시스템에서 링 대역폭 확장을 위한 효율적인 방안', 서울대학교 석사학위 논문, 1999
  3. Sung Woo Chung, Seong Tae Jhang and Chu Shik Jhon, 'PANDA : Ring-Based Multiprocessor System using New Snooping Protocol,' In The Proceeding of ICPADS'98, pp 10-17, Dec. 1998 https://doi.org/10.1109/ICPADS.1998.741012
  4. IEEE Computer Society, 'IEEE Standard for Scalable Coherent Interface(SCI),' Institute of Electrical and Electronics Engineers, August 1993
  5. Tom Lovett and Russell Clapp, 'STiNG : A CCNUMA Computer System for the Commercial Marketplace,' In Proceedings of the 23th International Symposium on Computer Architecture, pp. 308-317, May 1996
  6. Z. Vranesic, S. Brown, M. Stumm, S. Caranci, A. Grbie, R. Grindley, M. Gusta, O. Krieger, G. Lemieux, K. Loveless, N. Manjikian, Z. ZiIic, T. Abdelrahman, B. Gamsa, P. Pereira, K. Sevcik, A. Elkateeb, S. Srbljic, 'The NUMAchine Multi-processor,' Department of Computer Science, Toronto Univ., 1995
  7. L. Barroso and M. Dubois, 'The Performance of Cache-Coherent Ring-based Multiprocessors,' In Proceedings of the 20th International Symposium on Computer Architecture, pp.268-277, May 1993
  8. Kai Hwang and Zhiwei Xu, 'Scalable Parallel Computing: Technology, Architecture, Programming,' McGraw-Hill, 1998
  9. Dolphin, 'A Backside Link(B-Link) for SCI nodes,' Draft 2.4, September 21, 1995
  10. Dolphin, 'Link Controller 3 Specification,' November, 1998
  11. 정성진, '지점간 링크를 이용한 이중 링 스누핑 버스 다중 프로세서 시스템의 설계와 검증', 서울대학교 석사학위 논문, 2000
  12. J. R. Goodman, 'Using Cache Memory to Reduce Processor-Memory Traffic,' In Proceedings of the 10th International Symposium on Computer Architecture, pp. 124-131, June 1983
  13. Scientific and Engineering Software inc., 'SES/Workbench Technical Reference,' 1995
  14. J.E. Veenstra and R.J. Fowler. 'MINT: a front end for efficient simulation of shared-memory multiprocessor'. In proc. 2nd International Workshop on Modeling, Analysis, and Simulation of Computer and Telecommunication Systems, pages 201-207, 1994 https://doi.org/10.1109/MASCOT.1994.284422
  15. S.C. Woo. M. Ohara, E. Torrie, J.P. Singh, and A. Gupta. 'Methodological considerations and characterization of the SPLASH-2 parallel application suite,' In Proc. 22th Annual International Symposium on Computer Architecture, 1995