The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

High Performance Dual-Modulus Prescaler with Low Power D-flipflops

저전력 D-flipflop을 이용한 고성능 Dual-Modulus Prescaler

  • 민경철 (충북대학교 정보통신공학과 통신회로 및 시스템 연구실)
  • Published : 2000.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

A dynamic D-flipflop is proposed aiming at low power and high frequency(GHz) operations. The proposed D-flipflop uses a smaller number of pmos transistors that it operates high speed in same dimensions. Also, it consumes lower power than conventional approaches by a shared nmos with clock input. In order to compare the performance of the proposed D-flipflop, we perform simulation estimating power consumption and maximum operating frequency of each same dimension D-flipflop. A high speed dual-modulus prescaler employing the proposed D-flipflop. A high speed dual-modulus prescaler employing the proposed D-flipflop. A high speed dual-modulus prescaler employing the proposed D-flipflop is evaluated via the same method. The simulation results show that the proposed D-fliplflop has good performance than conventional circuits.

본 논문에서는 GHz 대역에서 동작하며 소모전력이 적은 동적 D-flipflop을 제안한다. 제안하는 D-flipflop은 두 가지 측면의 장점을 제공한다. 첫째, 클럭 입력을 갖는 PMOS 트랜지스터의 개수를 줄여 기존회로와 동일한 면적하에서도 고속 동작을 할 수 있다. 둘째, 클럭 업력을 갖는 NMOS 트랜지스터 공유에 의하여 glitch를 줄이고 소모전력을 낮출 수 있다. 제안하는 D-flipflop의 성능 비교를 위하여 기존회로와 동일한 면적의 레이아웃 회로에서 소모전력 및 최대동작주파수의 측정실험을 한다. 제안하는 회로의 응용 예로 고속 prescaler에서 동일한 방법의 특성실험을 한다. 성능분석결과 기존 회로에 비하여 동작속도와 전력소모 측면에서 우수한 성능을 나타냄을 확인하였다.

Keywords

References

  1. IEEE J. Solid-State Circuits v.sc-22 no.5 A true single-phase-clock dynamic CMOS circuit technique J. Yuan;I. Karlsson;C. Svensson
  2. IEEE J. Solid-State Circuits v.24 no.1 High-speed CMOS circuit technique J. Yuan;C. Svensson
  3. Proc. IEEE 1993 CICC 1.16GHz dual-dual-modulus 1.2㎛ CMOS prescaler R. Rogenmoser;N. Felber;Q. Huang;W. Fichtner
  4. IEEE J. Solid-State Circuits v.31 no.3 Speed optimization of edge-triggered CMOS circuits for gigahertz single-phase clocks Q. Huang;R. Rogenmoser
  5. IEEE J. Solid-State Circuits v.31 no.5 A 1.2 GHz CMOS dual-modulus prescaler using new dynamic D-type flip-flops B. Chang;J. Park;W. Kim
  6. IEEE J. Solid-State Circuits v.31 no.5 High-speed architecture for a programmable frequency divider and a dual-modulus prescaler P. Larsson
  7. IEEE J. Solid-State Circuits v.31 no.7 A 1.75-GHz/3-V dual-modulus divide-by-128/129 prescaler in 0.7-㎛ CMOS J. Craninckx;M. Steyaerl
  8. IEEE J. Solid-State Circuits v.31 no.2 All-N-Logic high-speed true-single-p hase dynamic CMOS logic R. X. Gu;M. I. Elmasry
  9. IEEE J. Solid-State Circuits v.32 no.7 The impact of transistor sizing on power efficiency in submicron CMOS circuits R. Rogenmoser;H. Kaeslin
  10. IEEE J. Solid-State Circuits v.33 no.10 New dynamic flip-flops for high-speed dual-modulus prescaler C. Yang;G. Dehng;J. Hsu;S. Liu