작은 오차를 갖는 절사형 Booth 승산기

A Low-Error Truncated Booth Multiplier

N-비트$\times$N-비트 승산에서 승산결과 2N-비트 중 상위 N-비트만을 출력하는 절사형(truncated) Booth 승산기의 절사오차 최소화를 위한 효율적인 오차보상 방법을 제안하였다. 제안된 방법을 적용하여 작은 칩 면적과 저전력 특성을 갖는 절사형 승산기를 설계하고 면적, 절사오차 등을 기존의 방식과 비교하였다. 제안된 절사형 Booth승산기는 승산결과의 하위 N-비트를 계산하는 회로를 생략하므로 절사되지 않은 일반 승산기에 비해 게이트 수가 약 35%~4o% 정도 감소한다. 본 논문에서 설계된 전사형 Booth 승산기는 기존의 고정 오차보상 방법을 적용한 경우에 비해 평균오차를 약 30%~40% 정도 줄일 수 있다.

This paper describes an efficient error-compensation technique for designing a low-error truncated Booth multiplier that receives two N-bit numbers and produces an N-bit product by eliminating the N least-significant bits. Applying the proposed method, a truncated Booth multiplier for area-efficient and low-power applications has been designed, and its performance (truncation error, area) was analyzed. Since the truncated Booth multiplier omits about half the partial product generators and adders, it has an area reduction by about 35%~40%, compared with non-truncated parallel multipliers. Error analysis shows that the proposed approach reduces the average truncation error by approximately 30%~40%, compared with conventional methods.