• ETRI Journal
• /
• 제27권5호
• /
• pp.579-584
• /
• 2005

A CMOS direct-conversion mixer with a single transistor-level topology is proposed in this paper. Since the single transistor-level topology needs smaller supply voltage than the conventional Gilbert-cell topology, the proposed mixer structure is suitable for a low power and highly integrated RF system-on-a-chip (SoC). The proposed direct-conversion mixer is designed for the multi-band ultra-wideband (UWB) system covering from 3 to 7 GHz. The conversion gain and input P1dB of the mixer are about 3 dB and -10 dBm, respectively, with multi-band RF signals. The mixer consumes 4.3 mA under a 1.8 V supply voltage.

• 정보처리학회논문지C
• /
• 제14C권6호
• /
• pp.493-502
• /
• 2007

본 논문에서는 핸드오프를 지원하는 DiffServ 스케줄러를 제안한다. 제안하는 스케줄러는 TDD/CDMA망의 이동 단말에게 다양한 요구조건을 가진 멀티미디어 서비스를 지원 해준다. TDD는 무선망에서 널리 사용되고 있는 양방향 통신방식으로 FDD와 달리 단일 주파수로 기지국과 단말기 간에 대칭적인 통신이 가능하여 무선 자원 활용도가 높은 장점이 있다. DiffServ는 개별 플로우 단위의 처리나 QoS를 지원하기 위한 별도의 신호 프로토콜을 요구하지 않으므로 상대적으로 간단하면서도 확장성이 향상된 QoS 지원 방안이다. 그러나 기존에 제안되어 있는 유선망 스케줄러들은 무선 환경을 고려하고 있지 않기 때문에 무선망에서 바로 적용하기에는 부적합하다. 이러한 문제를 해결하기 위하여 제안된 DSS(DiffServ Supporting Scheduler)는 단말기가 기지국으로 패킷 전송을 요청하는 업링크 트래픽을 이용하여 서비스 클래스의 요구조건을 충족시키면서 한정된 무선자원을 효율적으로 사용할 수 있도록 한다. 그러나 DSS는 적용 범위를 무선 단말기가 서비스를 받고 있는 해당 지역으로 한정하고 있기 때문에 무선 단말기가 이동한 셀에서는 요구한 서비스 품질을 지속적으로 보장받을 수 없다. 따라서 DiffServ를 지원하는 TDD/CDMA 시스템에서 무선 단말의 이동시에도 차등화 된 서비스를 보장해주는 스케줄링 기법이 필요하다. 제안하는 기법은 무선 노드가 서비스 중에 셀을 이동함으로써 발생하는 핸드오프 시에도 QoS의 저하 없이 지속적인 서비스를 보장 받을 수 있도록 해준다.

• 정보처리학회논문지C
• /
• 제13C권5호
• /
• pp.601-606
• /
• 2006

복호 후 전달 협력 통신 프로토콜(DFP: Decode-and-Forward Cooperative Communication Protocol)은 하나의 안테나를 쓰는 사용자에게 물리적인 안테나의 증가 없이 다중 안테나 시스템의 강력한 장점을 얻을 수 있는 통신 방법이다. 지금까지는 신호 대 잡음 비율(SNR: Signal to Noise Ratio)이나 경로이득 크기의 루트를 취한 값들을 이용하여 중계 노드에서 복호한 데이터를 전달할지 안 할지를 결정하여 중계 노드에서 부정확한 검파가 되지 않도록 방지하였다. 본 논문에서는 기존의 DFP에서 사용되던 SNR을 대체할 수 있는 LLR(Log-Likelihood Ratio)를 이용하는 방법을 제안하였다. 여러 가지 많은 모의 실험을 통해 레일리 페이딩 환경과 AWGN환경에서 기준 값이나 중계 노드의 위치에 상관없이 LLR기반의 DFP가 SNR기반의 DFP보다 아주 우수한 성능을 보이는 것을 확인하였다.

• 정보처리학회논문지C
• /
• 제11C권4호
• /
• pp.497-508
• /
• 2004

현재의 무선랜 표준인 IEEE802.11b가 많은 보안 취약성을 가지고 있는 것은 잘 알려진 사실이다. 특히 IEEEE802.11b에서의 인증은 사용자 인증이 아닌 디바이스 인증에 머물고 있으며, 제공되는 인증 메커니즘들 역시 여러 가지 면에서 취약하다. 한편, IEEE802.1x는 IEEEB02.11b 인증의 취약한 부분을 보완하고 강력한 사용자 인증을 제공할 수 있는 메커니즘으로 개발되었으나 이 역시 AP에 대한 인증을 수행하지 않는 등, 취약한 부분이 있다. 또한 WEP을 통해 제공되는 기밀성 및 무결성 역시 키 스트림 재사용 공격, W 재사용 공격 등에 취약하다. 이에 따라 본 논문에서는 무선랜 환경에 적합한 안전한 사용자 인증 메커니즘 및 기밀성을 제공하는 무선랜 보안 시스템을 제안한다 제안하는 시스템은 IEEE802.1x를 기반으로 하고 TLS를 통해 무선랜의 구성요소인 클라이언트, AP, 인증서버에 대한 사용자 인증을 모두 수행한다. 그리고 동적인 키 분배를 통해 암호통신의 안전성을 향상시킨다.

• 정보처리학회논문지C
• /
• 제14C권6호
• /
• pp.475-480
• /
• 2007

최근 무선 네트워킹 장치들이 등장 하면서 제한된 배터리에 의존하는 무선 호스트들의 전력 절감은 중요한 이슈 가 되었다. 특히 Ad-Hoc에서 배터리는 제한된 에너지를 제공하기 때문에 무선 호스트에 의해서 소모되어지는 에너지의 양을 감소시키기 위한 기술은 대단히 중요하다. 특히 MAC 과 라우팅 에서 전력 절감을 이루기 위한 논문들이 기존에 발표 되었다. 이 논문에서는 IEEE 802.11 표준의 DCF(Distributed Coordination Function)에서의 전력 절감 메카니즘을 향상 시킨 논문 이다. DCF를 위한 IEEE 802.11 전력 절감 메카니즘에서는 비콘 간격 이라는 시간으로 나누어지며 또한 이러한 각각의 비콘 간격이 시작될 때 각각의 노드들은 ATIM 창 동안 깨어 있어야 한다. 물론 모든 노드는 같은 시간에 깨어 있기 위해서는 동기화 되는 것이 필요하다. ATIM 창 동안 노드들은 비콘 기간 동안 깨어 있는 상태로 있을 것인지를 결정하기 위해서 control packet을 교환 한다. 이러한 ATIM 창 크기는 각각의 노드들의 전력 절감에 상당한 영향을 미친다. 따라서 이 논문은 ATIM 창 크기를 동적으로 증감시켜서 보다 에너지 효율을 발휘 하고자 하는 논문이다.

• 정보처리학회논문지C
• /
• 제14C권7호
• /
• pp.611-620
• /
• 2007

무선 센서 네트워크에서 네트워크 수명을 오래 유지하기 위하여 라우팅 경로를 네트워크 전체에 분산시키는 방법이 연구되고 있다. 본 논문은 퍼지 제어 규칙을 기반으로 라우팅 경로를 선택하는 퍼지 라우팅 프로토콜을 제안한다. 여러 가지 라우팅 경로에 대하여 에너지, 거리, 홉수를 입력으로 하여 퍼지 추론 엔진으로 적합도를 산출하고, 적합도가 높은 한 개의 경로를 최종 라우팅 경로로 선정한다. 한 번 데이터 패킷을 전달한 경로에 속한 노드들의 에너지를 감소시킴으로써 다음에 경로를 선정할 때 동일한 경로를 선택하지 않도록 설계하였으며, 결과적으로 라우팅 경로가 분산되어 센서 네트워크의 유지시간을 길게 만드는 효과가 있다. TinyOS 시뮬레이터에서 실험한 결과, 제안하는 라우팅 프로토콜이 기존의 방법보다 에너지 효율 면에서 우수함을 입증하였고, 또한 센서 네트워크의 유지시간이 길어짐을 확인하였다.

• ETRI Journal
• /
• 제25권5호
• /
• pp.328-336
• /
• 2003

Bluetooth is a specification for short-range wireless communication using the 2.4 GHz ISM band. It emphasizes low complexity, low power, and low cost. This paper describes an area-efficient digital baseband module for wireless technology. For area-efficiency, we carefully consider hardware and software partitioning. We implement complex control tasks of the Bluetooth baseband layer protocols in software running on an embedded microcontroller. Hardware-efficient functions, such as low-level bitstream link control; host controller interfaces (HCIs), such as universal asynchronous receiver transmitter (UART) and universal serial bus (USB)interfaces; and audio Codec are performed by dedicated hardware blocks. Furthermore, we eliminate FIFOs for data buffering between hardware functional units. The design is done using fully synthesizable Verilog HDL to enhance the portability between process technologies so that our module can be easily integrated as an intellectual property core no system-on-a-chip (SoC) ASICs. A field programmable gate array (FPGA) prototype of this module was tested for functional verification and realtime operation of file and bitstream transfers between PCs. The module was fabricated in a $0.25-{\mu}m$ CMOS technology, the core size of which was only 2.79 $mm{\times}2.80mm$.

• Journal of information and communication convergence engineering
• /
• 제8권6호
• /
• pp.635-639
• /
• 2010

A multi-resonance antenna for wireless communications is reported. By using double inverted-L strips, the antenna demonstrated compact size (15 mm ${\times}$ 14 mm) including the ground, multi-band operation for IEEE 802.11 a/b/g/p applications, and wide bandwidth of 1.7 GHz at 5 GHz band. Good radiation features of omni-directional patterns and 1.98 and 2.29 dBi peak antenna gains for the lower and upper bands, respectively, have been achieved.

• 한국통신학회논문지
• /
• 제27권4B호
• /
• pp.275-280
• /
• 2002

인터넷 서비스 및 이동통신 서비스 등에 대한 사용자들의 더 많은 욕구를 충족시키기 위하여 무선통신은 많은 발전을 거듭해 왔다. 그 중에서 차세대 무선통신을 주도할 인프라 중의 하나가 HAPS(High Altitude Platform Station : 성층전 통신시스템)이다. 본 논문에서는 이러한 HAPS를 사용하여 이동통신 시스템을 구축하였을 때의 오수신 확률에 대해 분석하였다. 먼저, 반송파 대 간섭 전력비를 파라메타로 하는 오수신확률을 유도하고, 이에 대한 해석결과를 수치계산 및 시뮬레이션하였다. 그 결과, 오수신 확률은 반송파 대 간섭 전력비(C/I)와 페이딩 심도(K)에 의해 큰 영향을 받게 되어, 일정한 C/I에 대해 K가 증가할수록, 일정한 K에 대해 C/I가 증가할수록 감소되어짐을 확인할 수 있었다. 또한, 앙각 30$^{\circ}$를 가지는 하나의 비행선 모델을 24개의 비행선 모델로 확장하면, 상대적으로 많은 간섭 원으로 인해서 반송파 대 간섭 전력비가 나빠짐을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권3호
• /
• pp.196-203
• /
• 2004

A three-dimensional (3D) IC technology platform is presented for high-performance, low-cost heterogeneous integration of silicon ICs. The platform uses dielectric adhesive bonding of fully-processed wafer-to-wafer aligned ICs, followed by a three-step thinning process and copper damascene patterning to form inter-wafer interconnects. Daisy-chain inter-wafer via test structures and compatibility of the process steps with 130 nm CMOS sal devices and circuits indicate the viability of the process flow. Such 3D integration with through-die vias enables high functionality in intelligent wireless terminals, as vertical integration of processor, large memory, image sensors and RF/microwave transceivers can be achieved with silicon-based ICs (Si CMOS and/or SiGe BiCMOS). Two examples of such capability are highlighted: memory-intensive Si CMOS digital processors with large L2 caches and SiGe BiCMOS pipelined A/D converters. A comparison of wafer-level 3D integration 'lith system-on-a-chip (SoC) and system-in-a-package (SiP) implementations is presented.