• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.301-306
• /
• 2015

An ultra-compact and wideband low noise amplifier (LNA) in a quad flat non-leaded (QFN) package is presented. The LNA monolithic microwave integrated circuit (MMIC) is implemented in a $0.25{\mu}m$ GaN IC technology on a Silicon Carbide (SiC) substrate provided by Triquint. A source degeneration inductor and a gate inductor are used to obtain the noise and input matching simultaneously. The resistive feedback and inductor peaking techniques are employed to achieve a wideband characteristic. The LNA chip is mounted in the $3{\times}3-mm^2$ QFN package and measured. The supply voltages for the first and second stages are 14 V and 7 V, respectively, and the total current is 70 mA. The highest gain is 13.5 dB around the mid-band, and -3 dB frequencies are observed at 0.7 and 12 GHz. Input and output return losses ($S_{11}$ and $S_{22}$) of less than -10 dB measure from 1 to 12 GHz; there is an absolute bandwidth of 11 GHz and a fractional bandwidth of 169%. Across the bandwidth, the noise figures (NFs) are between 3 and 5 dB, while the output-referred third-order intercept points (OIP3s) are between 26 and 28 dBm. The overall chip size with all bonding pads is $1.1{\times}0.9mm^2$. To the best of our knowledge, this LNA shows the best figure-of-merit (FoM) compared with other published GaN LNAs with the same gate length.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.818-823
• /
• 2014

A high-gain wideband low noise amplifier (LNA) using $0.25-{\mu}m$ Gallium-Nitride (GaN) MMIC technology is presented. The LNA shows 8 GHz to 15 GHz operation by a distributed amplifier architecture and high gain with an additional common source amplifier as a mid-stage. The measurement results show a flat gain of $25.1{\pm}0.8dB$ and input and output matching of -12 dB for all targeted frequencies. The measured minimum noise figure is 2.8 dB at 12.6 GHz and below 3.6 dB across all frequencies. It consumes 98 mA with a 10-V supply. By adjusting the gate voltage of the mid-stage common source amplifier, the overall gain is controlled stably from 13 dB to 24 dB with no significant variations of the input and output matching.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.143-152
• /
• 2004

새로운 구성의 저전력 광대역 바이폴라 전류 콘베이어(CCII)를 제안하고 이것을 이용한 유니버셜 계측 증폭기(UIA)를 설계하였다. 설계된 CCII는 정확한 전류 및 전압 전달특성과 낮은 전류 입력단자의 임피던스를 위해 종래의 AB급 CCII의 회로에 적응성 전류 바이어스 회로를 사용하였다. 설계된 UIA는 제안한 2개의 CCII와 4개의 저항기만으로 구성되며, 입력 신호의 선택과 저항기의 사용에 따라, 3가지 종류의 계측 증폭기를 실현할 수가 있다. 시뮬레이션 결과, 제안한 CCⅡ는 2.0Ω의 전류 입력 임피던스를 갖고, 이 CCII를 전압 증폭기로 응용할 때 0에서 50㎑까지의 주파수 범위에서 최대 60㏈의 이득을 갖고 있다는 것을 확인하였다. 또한, -100㎃에서 100㎃까지의 전류 범위에서도 우수한 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 설계된 UIA는 저항기의 정합에 관계없이 3가지 계측 기능을 갖고 있다는 것을 확인하였다. 완전-차동 전압 계측 증폭기로 사용할 때 0에서 100㎑까지의 주파수 범위에서 40㏈의 전압 이득을 갖고 있다. 공급 전압 ±2.5V에서 CCII와 UIA의 전력 소비는 각각 0.75㎽와 1.5㎽이다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.166-172
• /
• 2001

본 논문에서는 INMARSAT-B형 위성통신용 광대역 수신단을 저잡음증폭기와 고이득증폭기로 구성하였다. 저잡음증폭기의 입력단 정합회로는 저항 결합회로의 형태로 설계하였으며, 전원회로는 저잡음 특성이 우수한 자기 바이어스 회로를 사용하였다. 수신단 이득을 향상시키기 위해서 고이득증폭기는 양단 정합된 단일 증폭기 형태로 제작하였으며, 바이어스 안정화 저항을 사용하여 회로의 전압강하 및 전력손실을 가능한 줄이고 온도 안정성을 고려하여 능동 바이어스 회로를 사용하였으며, 스퓨리어스를 감쇠시키기 위해서 저잡음증폭기와 고이득증폭기사이에 대역통과 필터를 사용하였다. 1525~1575 MHz 대역에서 60 dB 이상의 이득, 1.8:1 이하의 입.출력 정재파비를 나타내었으며, 특히 1537.5 MHz에서 입력신호의 크기가 -126.7 dBm일 때1.02 kHz 떨어진 점에서의 C/N비가 45.23 dB/hz의 측정결과를 나타냄으로써 설계시 목표로 했던 사양을 모두 만족시켰다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1055-1063
• /
• 2013

저 잡음 증폭기는 RF 수신단의 필수적인 요소이며, 다양한 무선시스템에서 사용하기 위하여 넓은 주파수 범위에서 동작하도록 요구된다. 전압 이득, 반사 손실, 잡음 지수, 선형성과 같은 중요한 성능지표들을 신중히 다루어서, 제안하는 LNA의 주요한 성능으로 역할을 하게끔 한다. Buffer 단에서 peaking 인덕터를 사용하며 전체적으로 cascade 구조로써 inductive shunt feedback을 LNA 입력 단에 성공적으로 적용하였다. 광대역 정합 주파수를 얻기 위한 설계식은 상대적으로 간단한 회로구성을 통해 도출된다. 입력 임피던스의 주파수 응답 분석을 위하여 pole과 zero를 광대역 응답을 실현하기 위한 특성으로 기술하였다. 입력 단에 게이트와 드레인 사이의 인덕터는 출력의 3차 고조파를 감소시킴으로 선형성을 크게 향상시킬 수 있다. 제안하는 회로를 $0.18{\mu}m$의 CMOS 공정으로 제작하였고, Pad를 포함한 광대역 LNA의 칩 면적은 $0.202mm^2$이다. 측정 결과는 1.5~13 GHz에서 입력손실은 -7 dB 이하이고, 전압 이득은 8 dB 이상이며, 잡음 지수는 6~9 dB 정도이다. 그리고 IIP3는 8 GHz에서 2.5 dBm이며, 1.8 V 전압에서 14 mA 전류를 소모한다.

• ETRI Journal
• /
• 제35권1호
• /
• pp.51-57
• /
• 2013

In this paper, a small internal antenna for a mobile handset is presented using multiband, wideband, and high-isolation multiple-input multiple-output techniques. The proposed antenna consists of three planar inverted-F antennas (PIFAs) that operate in the global system for mobile communication (GSM900), the digital communication system (DCS), the personal communication system (PCS), the universal mobile telecommunication system (UMTS), and wireless local area network (WLAN) bands with a physical size of $40mm{\times}10mm{\times}10mm$. A resonator attached to the folded PIFA creates dual resonances, achieving a wide bandwidth of approximately 460 MHz, covering the DCS, PCS, and UMTS bands; a meander shorting line is used to improve impedance matching. Additionally, a modified neutralization link is embedded between diversity antennas to enhance isolation, which results in a 6-dB improvement in the isolation and less than 0.1 in the envelope correlation coefficient evaluated from the far-field radiation patterns. Simulation and measurements demonstrate very similar results for S-parameters and radiation patterns. Peak gains show 3.73 dBi, 3.77 dBi, 3.28 dBi, 2.15 dBi, and 5.86 dBi, and antenna efficiencies show 56.15%, 72.15%, 68.59%, 52.92%, and 82.93% for GSM900, DCS, PCS, UMTS, and WLAN bands, respectively.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.27-33
• /
• 2011

In this paper, we propose a high gain, current reused ultra wideband (UWB) low noise amplifier (LNA) that uses TSMC 0.18 ${\mu}m$ CMOS technology. To satisfy the wide input matching and high voltage gain requirements with low power consumption, a resistive current reused technique is utilized in the first stage. A ${\pi}$-type LC network is adopted in the second stage to achieve sufficient gain over the entire frequency band. The proposed UWB LNA has a voltage gain of 12.9~18.1 dB and a noise figure (NF) of 4.05~6.21 dB over the frequency band of interest (1~10 GHz). The total power consumption of the proposed UWB LNA is 10.1 mW from a 1.4 V supply voltage, and the chip area is $0.95{\times}0.9$ mm.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.158-165
• /
• 2013

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.397-400
• /
• 2018

본 논문에서는 칩 면적을 최소화한 65 nm CMOS 기반 30~46 GHz 대역 광대역 증폭기 회로의 설계 및 측정결과에 대하여 기술하였다. 전체 증폭기의 칩 면적을 줄이기 위해 결합 인덕터를 이용한 임피던스 정합회로를 사용하였다. 제작된 광대역 증폭기 회로는 9.3 dB 최대 이득, 16 GHz의 3 dB 대역폭 및 42 % 비대역폭 등의 측정 결과를 보였다. 입출력 반사 손실은 각각 35.8~46.0 GHz 대역과 28.6~37.8 GHz 대역에서 10 dB 이상이다. 공급 전압은 1.2 V이며, 소비 전력은 42 mW이다. 3 dB 대역폭 내에서의 군 지연 변화는 19.1 ps이며, 패드를 제외한 칩 면적은 $0.09mm^2$이다.

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.720-725
• /
• 2015

본 연구에서는 초고주파 대역 소신호 트랜지스터를 이용하여 광대역 특성을 갖는 캐스코드 증폭기의 설계에 대하여 기술한다. 캐스코드 구조를 사용함으로써, 중간대역 이득의 감소를 피하면서 밀러 효과를 감소시켜 차단주파수를 확장시켰다. 또한 입력 매칭을 용이하게 하고 광대역에서 리플이 작은 이득 특성을 얻기 위해 피드백 회로를 이용하였다. 종래에 광대역 증폭기로 평형 증폭기나 분산형 증폭기가 자주 사용되지만, 본 연구에서는 기존보다 회로의 크기를 감소시키면서 광대역 이득특성을 얻을 수 있도록 캐스코드 구조의 증폭기를 설계하였다. 실제 측정에서 1000-2000MHz사이에서 $8.5dB{\pm}1.5dB$의 이득을 보였다. 제작된 캐스코드 증폭기는, 비록 약간의 주파수 이동이 있으나, 예측 결과와 유사하게 1000MHz 이상의 대역폭에서 8dB 이상의 평탄한 이득을 가졌다.