

## 피드백 구조를 갖는 광대역 캐스코드 증폭기의 설계

이재훈<sup>1</sup>, 임종식<sup>1\*</sup>

<sup>1</sup>순천향대학교 전기공학과

## Design of Wideband Cascode Amplifiers Using a Feedback Structure

Jaehoon Lee<sup>1</sup> and Jongsik Lim<sup>1\*</sup>

<sup>1</sup>Department of Electrical Engineering, Soonchunhyang University

**요약** 본 연구에서는 초고주파 대역 소신호 트랜지스터를 이용하여 광대역 특성을 갖는 캐스코드 증폭기의 설계에 대하여 기술한다. 캐스코드 구조를 사용함으로써, 중간대역 이득의 감소를 피하면서 밀러 효과를 감소시켜 차단주파수를 확장시켰다. 또한 입력 매칭을 용이하게 하고 광대역에서 리플이 작은 이득 특성을 얻기 위해 피드백 회로를 이용하였다. 종래에 광대역 증폭기로 평형 증폭기나 분산형 증폭기가 자주 사용되지만, 본 연구에서는 기준보다 회로의 크기를 감소시키면서 광대역 이득특성을 얻을 수 있도록 캐스코드 구조의 증폭기를 설계하였다. 실제 측정에서 1000-2000MHz 사이에서  $8.5dB \pm 1.5dB$ 의 이득을 보였다. 제작된 캐스코드 증폭기는, 비록 약간의 주파수 이동이 있으나, 예측 결과와 유사하게 1000MHz 이상의 대역 폭에서 8dB 이상의 평탄한 이득을 가졌다.

**Abstract** This paper describes the design of a wideband cascode amplifier using a feedback network and microwave small-signal transistors. The adopted cascode structure enables the miller effect to be lessened, cutoff frequency to increase, and reduction of gain in the mid-band to be mitigated. In addition, a feedback network is added to the cascode structure to improve the input matching and ripple performances over the wide operating band. The designed cascode amplifier contains a feedback network for small size and broadband amplification, whereas balanced amplifiers and distributed amplifiers have been used widely. The measurement shows  $8.5dB \pm 1.5dB$  of gain over 1000-2000MHz. The fabricated cascode amplifier has more than 8dB of gain over a 1000MHz bandwidth with a good flatness. The measured performances agree with the predicted ones even a minor shift in operating frequency is observed.

**Key Words :** Amplifiers, cascode, feedback, wideband

### 1. 서론

최근 휴대기기와 무선통신 및 정보통신 기술의 급속한 발전에 따라 정보량의 증대 및 고속화가 계속 이루어지고 있고, 기존의 고정 통신망에서 제공되는 각종 서비스가 초고속 대용량의 광대역 무선 멀티미디어 서비스로 확장되고 있다. 이에 따라 마이크로파 통신 장비에 있어서는 통신의 다중화 및 광대역화를 위한 기술적 노력이 가해지고 있다. 한편 마이크로파 대역의 1-2 GHz 주파수

까지 동작하는 광대역 증폭기의 경우 인근 주파수인 3GHz 근처까지 다양한 무선시스템의 주파수 대역에서 사용될 수 있기 때문에 부품의 사용 효율성을 높일 수 있다. 이러한 이유로 이득이 비록 조금 낮더라도 넓은 주파수 대역에서 이득 특성을 갖는 광대역 증폭기가 유용하게 된다.

초고주파 대역에서 광대역 특성을 얻기 위한 종래의 증폭기 구조 및 설계 방법으로는 피드백 증폭기 (feedback amplifiers) 구조, 평형 증폭기(balanced

본 논문은 순천향대학교 학술연구비 지원으로 수행되었으며, 또한 한국과학재단의 지원을 받았음(2010-0009211).

\*Corresponding Author : Jongsik Lim(Soonchunhyang Univ.)

Tel : +82-10-5448-7803 email: jslim@sch.ac.kr

Received July 14, 2014

Revised August 14, 2014

Accepted January 8, 2015

amplifiers) 구조, 분산 증폭기(distributed amplifiers) 구조, 손실 정합법(lossy matching)을 이용한 설계 등이 있다[1-4]. 그중 피드백 증폭기와 평형 증폭기 구조가 상대적으로 설계가 용이하여 그간 널리 사용되어 왔다. 피드백 증폭기 방법은 출력의 일부를 입력으로 되돌려 이득을 낮추되 대역폭을 넓히는 설계 방법으로 비교적 간단하고 안정적인 동작이 장점이 있는 반면, 전력 정합과 손실이 발생하여 원하는 이득 특성을 만족시키기는 어렵다는 단점이 있다[1]. 평형 증폭기는 두 개의 동일한 증폭기를 전력분배기/결합기나 하이브리드 결합기로 구성하는 구성으로, 광대역과 안정적인 동작특성 및 비상시 백업 및 대리 기능성(back-up and redundancy)이 우수하고 개별적인 두 개의 증폭기를 이용하기 때문에 DC 전력의 소모가 크고, 회로면적이 커지게 되는 단점이 있다[2]. 분산 증폭기는 초광대역의 특성을 보이지만, 설계과정이 매우 어렵고 반도체형 증폭기 설계에 적합하여 고비용을 요구하며, 소자의 개수에 따른 전송선로의 감쇄효과 등에 의한 이득 저하가 나타나거나 각 소자의 드레인 선으로 인입되는 증폭 신호의 위상이 같지 않아 출력 전류의 50%까지 비활성 전류로 변해 낮은 효율과 제한된 출력 전력을 초래하게 되는 단점이 있다[3].


이런 종래 방식의 단점을 해결하고 비교적 광대역과 고이득 동작을 안정적으로 얻을 수 있는 증폭기 설계방법으로 캐스코드(cascode) 증폭기 구조가 있다. 캐스코드 구조는 대역폭 내 중간 대역의 이득 감소를 피하면서 밀러(miller) 증대 효과를 감소시켜 차단 주파수를 확장시키는 특성을 지니고 있어 광대역 증폭기를 구현하는 회로에 사용될 수 있다[5,6].

이에 본 연구에서는 마이크로파 대역에서 양호한 이득 및 광대역 특성을 우수하게 보장하기 위하여 캐스코드 증폭기의 장점에 피드백 회로를 결합한 증폭기 구조를 제시한다. 피드백 구조를 부가함으로써 입력 정합을 보다 용이하게 하고 광대역 특성에서 생길 수도 있는 리플 현상을 억제하면서, 매우 넓은 광대역에서 이득 특성을 갖는 증폭기를 설계한다.

## 2. 캐스코드 증폭기

일반적으로 증폭기 설계시 회로 설계가 비교적 간단하고 저주파에서 높은 이득 특성을 나타내는 공통-소스

(common-source, FET의 경우) 또는 공통-에미터 (common-source, BJT의 경우) 구조의 증폭기가 많이 사용된다. 그런데 공통-소스 구조에서는 피드백 커패시턴스에 의해 입력측에서 바라본 커패시턴스(Fig. 1(a)의  $C_{io}$ )가 크게 증가하여 고주파에서의 출력응답을 제한시키는 밀러 효과(Miller effect)가 나타나게 된다[7].



[Fig. 1] Increased input capacitance by Miller effect  
(a)feedback capacitor  $C_{io}$  (b)increased Miller capacitor  $C_M$

밀러 커패시터의 증대 효과는 간단히 말하면 게이트와 드레인 사이에 존재하는 피드백 구조의 기생 커패시터의 증가 현상이다. 게이트 단자에 입력이 인가되고 드레인 단자로 출력이 나가는 공통-소스 구조의 증폭기는 반전증폭기로 동작하는데 이득( $A_v$ )이 (-)부호를 갖게 되어  $-A_v$ 가 된다. 그렇기 때문에 입력측에서 바라본 게이트-드레인 커패시턴스가  $(1+A_v)$ 배 커져 보인다.

Fig. 1(a)의 증폭기가 이상적인 특성을 갖는다면 입력 임피던스( $Z_{in}$ )는 무한대이고 출력 임피던스( $Z_{out}$ )은 0이기 때문에 커패시터  $C_{io}$ 에 흐르는 전류  $I_{in}$ 은 식 (1)과 같다.

$$I_{in} = j\omega C_{io} (V_i - V_o) \quad (1)$$

증폭도  $A_v$ , 입력전압  $V_i$ , 출력전압  $V_o$ 의 관계는

$$V_o = -A_v V_i \quad (2)$$


이므로 이것을 (1)에 대입하면

$$I_{in} = j\omega C_{io}(V_i + A_v V_i) \quad (3)$$

이다. 따라서 입력 임피던스  $Z_{in}$ 은

$$Z_{in} = \frac{V_i}{I_{in}} = \frac{1}{j\omega C_{io}(1 + A_v)} \quad (4)$$

이 되어, 입력측에서 본 커패시터 용량( $C_M$ )은 Fig. 1(b)에 보인 바와 같이  $C_{io}(1+A_v)$ 가 된다.




[Fig. 2] Cascode-connected transistors using common-source and common-gate structures

이런 밀러 증대 효과는 고주파 응답특성을 제한하는 악영향을 미치는데, 이를 제거하기 위한 효과적인 방법이 Fig. 2와 같은 캐스코드 구조이다. 이는 공통-소스 구조에 공통-게이트 구조를 접합한 구조인데, 공통-게이트 구조는 공통-소스 구조와 달리 내부의 피드백 커패시턴스 성분이 없어서 전체 커패시턴스 값이 감소하므로 차단 주파수가 높은 주파수로 이동하므로 전체적으로 광대역 향상되는 장점이 있다.

Fig. 2에서  $Q_1$ 은 공통-소스,  $Q_2$ 는 공통-게이트 구조로 동작한다.  $Q_1$ 의 부하저항은  $Q_2$ 의 입력 임피던스로 되어  $Z_{in2}=1/g_{m2}$  ( $R_s=0$ )인데, 이 때  $g_{m2}$ 는  $Q_2$ 의 전달 컨덕턴스(trans-conductance)이다. 그리고  $Q_1$ 의 이득은  $A_1=g_{m1}Z_{in2}=g_{m1}/g_{m2}$ 로 된다. 만약에 이 구조를 집적화 구조로 설계할 경우  $g_{m1}=g_{m2}$ 로 하는 것이 용이하므로  $A_1=1$ 로 하는 것이 된다. 따라서 밀러 증대 효과에 의해  $Q_1$ 의 게이트에 부가되는 용량은  $2C_{rss}$ 로 작아지며, 이득은  $Q_2$  측에서 얻어지므로  $A_2=g_{m2}R_L$ 이 된다.

이처럼 캐스코드 구조의 증폭기는 밀러 증대 효과를 제거할 수 있으며, 단위(single-stage) 증폭기의 이득을 향상시킬 수 있다. 이러한 캐스코드 구조에 좀 더 향상된 안정도와 광대역의 평탄한 특성을 얻기 위해 피드백 회로를 추가시킬 수 있다.

Fig. 3은 피드백 저항에 따른 임피던스와 정합대역폭에 영향을 미치는 품질계수(Quality factor, Q)를 나타낸다. Q와 주파수 대역폭(BW)는 (5)처럼 서로 반비례의 관계에 있음이 널리 알려져 있다. (5)에서  $f_0$ 는 중심주파수이다[8].



[Fig. 3] Variation of Q-factor by changing the feedback resistor


$$Q = \frac{f_0}{BW} \quad (5)$$

식 (5)가 말해주듯이, Q값이 작을수록 BW가 넓어지므로 광대역 정합에 용이하다. 하지만 피드백 증폭기에서 이득은 피드백 신호의 크기에 따라 반비례하므로 피드백 저항은 클수록 좋다. 따라서 피드백 저항값은 광대역 정합, 이득의 크기 등을 고려하여 적절하게 결정해야 한다.

### 3. 증폭기의 설계

본 연구에서는 캐스코드 트랜지스터 구조에 광대역 특성을 더하기 위하여 피드백 구조를 이용한 마이크로파 증폭기를 Fig. 4와 같이 설계하여 보았다. Fig. 4의 증폭기에서 공통-소스 연결은 입력단으로, 공통-게이트 구조는 출력단으로 사용된다. 이와 같이 캐스코드 구조로 연


결하면, 위에서 설명하였듯이 밀려 증대 효과가 감소하여 차단 주파수 특성이 상향으로 개선될 뿐만 아니라, 피드백 효과로 인하여 광대역 특성을 얻을 수 있다[1,5,6].



[Fig. 4] Structure of the broadband amplifier using cascode transistors and feedback network


한편 피드백 회로는 증폭기 회로의 광대역화에 도움을 주기도 하지만, 피드백에 따른 이득의 부분적 감소로 인하여 원치 않는 빌진을 막아주는 부가적 기능도 가지고 있다. 증폭을 위한 트랜지스터 동작에서 바이어스 회로와 두 개의 FET를 연결해 주는 보상 전송선로는 중심주파수에서의 이득 및 광대역 특성에 영향을 주기 때문에, 광대역 및 평탄화 특성에 유리하도록 적당한 인덕턴스를 갖도록 해야 한다. 해석적으로 정확한 값을 찾아내기가 쉽지 않으므로 회로 설계 시뮬레이터의 도움을 이용하고자, 가장 좋은 특성을 보이는 최적 길이의 전송선로를 결정하는 방법으로 해결하였다.

본 연구에서는 마이크로파 대역에서 특성이 안정되어 있는 FHX35LG 소신호 FET 트랜지스터와 비유전율( $\epsilon_r$ )이 2.2이고 두께가 31mils인 유전체 기판을 이용하여 중심주파수 1.8GHz에서 캐스코드 광대역 증폭기를 설계해보았다. 실제 제작을 했을 경우 피드백 회로에서 생기는 신호의 불필요한 결합(coupling)을 무시할 수 없기 때문에, 전자기적 시뮬레이션(electromagnetic simulation)을 수행하여 설계과정에 반영하였다. 또한 증폭기 동작에 필요한 바이어스 회로와 정합을 위한 필요한 전송선로를 삽입하였다.



[Fig. 5] Schematic of the designed cascode amplifier

Fig. 5는 설계된 광대역 캐스코드 증폭기의 스케마틱(schematic) 회로이다. 증폭기 설계를 위하여 Agilent社의 회로 설계 시뮬레이터인 ADS(advanced design system)를 사용하였다. 회로 설계의 정확도를 높이기 위하여 Fig. 5에서 벤드(bend) T-접합(junction)과 같은 불연속 소자들(discontinuity elements)에 대하여 ADS Momentum을 이용한 전자기적 시뮬레이션을 추가로 실시하여 그 결과를 설계에 반영하였다.




[Fig. 6] Simulated S-parameters of the cascode amplifier

Fig. 6은 설계된 회로의 시뮬레이션 성능을 보여준다. 1.8GHz를 중심주파수로 하여 10dB 이상의 이득을 보이는 주파수 대역이 900MHz~2600MHz에 이를 정도로 광대역에 걸친 안정적인 동작 특성을 보이고 있다. 또한 10dB 이상의 대역에서 평탄도는 약  $\pm 2$ dB로, 광대역에 걸친 주파수에서 이득의 변화가 매우 완만하게 이루어지고


있음을 알 수 있다.

#### 4. 제작 및 측정

설계한 캐스코드 증폭기를 직접 제작하고 그 성능을 측정하여 보았다. Fig. 7은 실제 제작한 회로의 사진을 보여주고 있다. 대학 실험실 수준의 자체 제작 설비를 이용하여 프로토타입 회로를 제작(in-house fabrication)하였다.



[Fig. 7] Photograph of the fabricated cascode amplifier



[Fig. 8] Measured S-parameters of the fabricated cascode amplifier

Fig. 8은 실제로 측정한 캐스코드 증폭기의 S-파라미터 성능이다. 성능 측정을 위하여 Agilent社의 E5071B 벡터 회로망 분석기(vector network analyzer)를 이용하였다. 증폭기의 이득 측정 결과, 대역내 평균 이득이 8.5dB였다. 최대의 이득 및 정합도에 있어서 예측 결과에 다소 미치지 못하는 결과를 얻었는데, 이는 (1) 실제 제작 과정에서 사용한 커패시터의 오차가 다소 컸다는 점, (2)

구현된 피드백 회로의 실제 구성이 시뮬레이션 조건과 완벽하게 일치하지 못한 한계, (3)대학 실험실 수준의 프로토타입 제작 수준에서 발생하는 제작과정의 공정 오차로 설명될 수 있다. 그러나 측정된 특성을 보면  $\pm 1.5$ dB 대역폭이 1000-2000MHz 사이로 약 1000MHz나 되어 매우 넓은 광대역에서 인접주파수간에 상대적으로 평탄한 이득 특성을 보임을 알 수 있다.

#### 5. 결론

본 연구에서는 캐스코드 구조에 피드백 회로를 접목시켜 광대역의 평탄한 이득 특성을 갖는 마이크로파 증폭기를 설계하고 실제로 제작하여 그 측정결과를 보였다. 중심주파수 1.8GHz에서 소신호 고주파 FET 트랜지스터를 사용하였고, 적절한 바이어스 회로와 두 트랜지스터를 캐스코드 구조로 연결하는 보상선로를 구현하여 대역폭 확장 특성을 얻어 내었다. 보다 정확한 레이아웃을 위하여 회로설계 과정에서 필요한 전자기적 시뮬레이션을 통하여 선폭과 길이를 결정하였다.

제작된 광대역 캐스코드 증폭기의 성능 측정 결과 대역폭 내에서 평균 8.5dB의 이득 특성을 얻었다. 실제 측정된 특성은 시뮬레이션 성능과 다소 차이를 보이고 있으나,  $8.5\text{dB} \pm 1.5\text{dB}$  대역폭이 약 1000MHz 정도로 우수한 광대역 특성을 보이고 있다. 제작된 프로토타입에는 in-house 제작시설을 이용한 제작과정에서 피할 수 없는 오차요인이 많이 포함되어 있어, 추후 보다 정밀한 제작 공정을 이용할 경우 시뮬레이션 특성이 보다 근접한 우수한 특성을 얻을 수 있을 것으로 기대한다.

본 연구에서의 획득한 설계 기술은 다단 캐스코드 피드백 증폭기 구성에 활용될 수 있을 것으로 예측되며, 그럴 경우 보다 이득 특성과 광대역 특성이 우수한 증폭기를 설계할 수 있을 것으로 사료된다.

#### References

- [1] K. B. Niclas, W. T. Wilseisr, R. B. Gold, and W. R. Hitchens, "The Matched Feedback Amplifier: Ultrawide-Band Microwave Amplification with GaAs MESFET's," IEEE Trans. Microwave Theory and Techniques, vol. MTT-28, no. 4, pp. 285-294, Apr. 1980.

DOI: <http://dx.doi.org/10.1109/TMTT.1980.1130067>

- [2] J. Lim, C. Park, J. Koo, H. Cha, Y. Jeong, S.-M. Han, and D. Ahn, "A Balanced Power Amplifier Utilizing the Reflected Input Power," Proceedings of the 2009 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), pp. 88–91, Dec. 2009.

DOI: <http://dx.doi.org/10.1109/RFIT.2009.5383733>

- [3] E. W. Strid and K. R. Gleason, "A DC-12 GHz Monolithic GaAsFET Distributed Amplifier," IEEE Trans. Microwave Theory and Techniques, vol. MTT-30, no. 7, pp. 969–975, Jul. 1982.

DOI: <http://dx.doi.org/10.1109/TMTT.1982.1131185>

- [4] E. Gilbert, "Impedance Matching with Lossy Components," IEEE Trans. Circuits and Systems, vol. CAS-22, no. 2, pp. 96–100, Feb. 1975.

DOI: <http://dx.doi.org/10.1109/TCS.1975.1084016>

- [5] B. Heydari, P. Reynaert, E. Adabi, M. Bohsali, B. Afshar, M. A. Arbabian and A. M. Niknejad, "A 60-GHz 90-nm CMOS Cascode Amplifier with Interstage Matching," Proceedings of the 2nd European Microwave Integrated Circuits Conference, pp. 88–91, Oct. 2007. Munich Germany.

DOI: <http://dx.doi.org/10.1109/EMICC.2007.4412654>

- [6] A. Tessmann, W. H. Haydl, A. Hulsmann, and M. Schlechtweg, "High-Gain Cascode MMIC's in Coplanar Technology at W-band Frequencies," IEEE Microwave and Guided Wave Letters, vol. 8, no. 12, pp. 430–431, Dec. 1998.

DOI: <http://dx.doi.org/10.1109/75.746765>

- [7] T. L. Floyd, Electronic Devices 7/e, Ch.10, Prentice-Hall, 2005.

- [8] G. Gonzalez, Microwave Transistor Amplifiers Analysis and Design 2/e, Ch.2 and Ch.4, Prentice-Hall, 1997.

### 임 종 식(Jongsik Lim)

[종신회원]



- 1991년 2월 : 서강대 전자공학과 (공학사)
- 1993년 2월 : 서강대 대학원 전자 공학과 (공학석사)
- 2003년 2월 : 서울대 대학원 전기 컴퓨터공학부 (공학박사)
- 1993년 2월 ~ 2005년 2월 : 한국 전자통신연구원 선임연구원
- 2005년 3월 ~ 현재 : 순천향대학교 전기공학과 재직중

#### <관심분야>

초고주파 무선 회로/부품 설계, 능동/수동 소자 모델링 및 회로 응용, 주기 구조의 모델링 및 회로 응용 등

### 이재훈(Jaehoon Lee)

[준회원]



- 2010년 2월 : 순천향대 정보기술공학부 (공학사)
- 2012년 2월 : 순천향대 대학원 전기통신시스템공학과 (공학석사)
- 2012년 1월 ~ 현재 : (주)제트랙아이 연구원

#### <관심분야>

초고주파 무선 능동/수동 회로/부품 설계 분야 등