• 인터넷정보학회논문지
• /
• 제11권2호
• /
• pp.49-60
• /
• 2010

H.264/AVC 표준은 여러 가지 신기술들을 접목시킴으로써 기존의 동영상 표준들보다 한층 개선된 부호화 효율성을 제공한다.하지만, H.264/AVC 인코더의 향상된 부호화 기술은 그것의 전반적인 복잡도를 크게 증가시켰다. 따라서, 인코더의 복잡도 수준을 경감시키기 위한 최적화의 연구는 중대한 선결 과제이다. 특히, 움직임 추정 부분에 대한 계산량의 비율은 인코더의 작업시간을 크게 좌우한다. 본 논문에서는 완전 다이아몬드와 12각형을 기본 탐색 패턴으로 사용하고 특정한 임계기준치를 적용시킴으로써 효율적으로 정적 블록들을 스킵하는 다이아몬드 웹 격자 탐색 알고리즘을 제안한다. 실험 결과는 본 논문에서 제안된 기법이 기존의 UMHexagonS 알고리즘의 계산량을 12%까지 감소시키면서도 유사한 PSNR을 유지한다는 것을 보여준다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.600-608
• /
• 2014

본 논문에서는 CABAC (context adaptive binary arithmetic coding)를 하드웨어로 구현하기 위하여 병행설계 (co-design) 기법을 사용하였다. H.264/AVC의 부호기 전체를 C언어로 개발하고, CABAC만을 하드웨어 IP로 설계하고, H.264/AVC의 나머지 부분은 소프트웨어로 설계하였다. CABAC의 문맥모델러 부분을 하드웨어로 설계하여 연산값을 지속적으로 업데이트시킴으로써 메모리를 효율적으로 사용하고 스트림을 절감시키는 설계를 하였다. 설계된 IP는 Xilinx ML410 보드의 Virtex-4 FX60 FPGA에 다운로드하여 MicroBlaze CPU를 이용하여 H.264/AVC의 참조 소프트웨어인 JM과 연동하도록 설계하였다. 기능 시뮬레이션은 ModelSim을 이용하였다. 기존의 CABAC 하드웨어 모듈이 레지스터 레벨에서 설계하여 개발기간이 오래 걸리는데 비하여 본 논문의 설계 기법은 소프트웨어 엔지니어가 쉽게 하드웨어를 개발하는 것이 가능해지는 장점이 있으며 설계시간도 짧다. 또한, 동일한 방법으로 구현된 CAVLC 모듈과 Slice 사용량을 비교해볼 때, 1/3 이하로 감축됨을 보였다. 본 연구에서 제시한 개발 방법은 임베디드 환경에서 고성능 동영상 압축 부호화시 하드웨어 가속기가 필요한 부분을 설계할 때 유용할 것으로 보인다.

• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.439-446
• /
• 2011

본 논문에서는 비디오 코덱을 비롯한 멀티미디어 데이터 압축에 주로 이용되는 엔트로피 코딩 방식 중의 하나인 허프만 코딩을 위한 전용 하드웨어를 제안하고 구현하였다. 제안한 허프만 코덱은 허프만 인코더와 디코더로 구성되어 있다. 허프만 인코더는 룩업 테이블을 이용하여 심볼을 허프만 코드로 변환한다. 가변 길이의 허프만 코드는 데이터 패킷화 블록에서 32 비트의 일정한 형식으로 맞추어진 후에 프레임 단위로 직렬로 출력된다. 허프만 디코더는 직렬로 입력되는 비트스트림을 버퍼링 없이 트리 구조의 FSM을 이용하여 디코딩하여 심볼로 변환한다. 제안한 하드웨어는 동작의 유연성을 위해서 인코딩과 디코딩 하드웨어를 프로그래머블하게 동작시킬 수 있도록 하여 프로그래밍 과정을 통해서 다양한 허프만 코딩을 수행할 수 있도록 하였다. 구현한 하드웨어는 Altera사의 Cyclone III FPGA를 이용하여 검증하였고, 3725개의 LUT를 사용하면서 최대 365MHz로 동작이 가능하였다.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.691-701
• /
• 2013

본 논문에서는 High Efficiency Video Coding (HEVC) 부호화 속도 향상을 위하여 주변 CU들의 정보를 활용한 고속 병합모드 결정 방법을 제안한다. 표준화가 완료된 HEVC에서는 병합 후보 리스트(Merge Candidate List)에서 생성되는 동일한 후보 모드를 가진다. $2N{\times}2N$에 대하여 병합 모드와 병합 SKIP 모드(Merge SKIP mode)가 후보들을 공유하며 모드 검색을 수행한다. 이러한 병합과정은 후보 모드만큼 수행 후 병합 SKIP 모드 또한 필요에 따라 후보만큼 수행하는 검색과정은 반복 연산으로 복잡도를 가중시키고 있다. 이러한 부호화 복잡도를 감소시키기 위하여 제안된 방법에서는 이미 부호화된 시공간적 주변 블록들 및 상위 부호화 깊이 블록의 병합 (Merge) 정보를 활용하여 현재 부호화 블록의 모드를 조기에 결정한다. 주변 블록 정보가 모두 병합 SKIP 모드일 경우 조기에 병합 SKIP 모드만을 검색하도록 하고, 그렇지 않은 경우에는 기존의 병합 과정을 수행하도록 설계하였다. 실험을 통해 제안한 방법이 기존의 HEVC의 부호화 시간보다 21.25%가 감소시킬 수 있으며, 화질 열화는 매우 적음을 보인다.

• 대한전자공학회논문지SP
• /
• 제42권4호
• /
• pp.167-176
• /
• 2005

본 논문에서는 멀티미디어 알고리즘이 갖는 처리단위 및 분포 특성을 활용하여 저전력 효과를 극대화 할 수 있는 새로운 형태의 Microscopic DVS(Dynmic Voltage Scaling) 기법을 제시하였고, MPEG 오디오 및 비디오를 대상으로 저전력을 위한 알고리즘 최적화 기법을 제시하였다. 통상적으로 긴 task 단위로 반영되는 macroscopic한 분포특성에 기반하여 저전력 제어가 이루어지는 기존의 DVS 기법과는 달리, 본 연구에서는 수십 밀리초(msec) 내외의 짧은 멀티미디어 신호 실시간 처리 단위, 즉 프레임 단위로 DVS 전력 제어를 수행하는 기법을 제시하고 이를 Microscopic DVS 기술이라 칭하였다. 특히 본 연구에서 제시한 microscopic DVS 기법은 멀티미디어 프레임별 연산량에 따라 단순히 전압-주파수를 가변 시켜주는 개념뿐만이 아니라, microscopic DVS에 의한 전력 절감 효과를 극대화 시킬 수 있도록 프레임별 연산량의 평균과 분산에 자유도를 확대 허용하는, 멀티미디어 알고리즘 자체에 대한 새로운 형태의 최적화 개념까지를 포함하였다. 제안한 전력절감기법의 타당성 검증을 위해 MPEG-2 video decoder와 MPEG-2 AAC audio encoder를 ARM9 processor 상에서 본 과제에서 제시한 전력절감기법을 적용하여 시뮬레이션 하였으며, 그 결과 video decoder의 경우 50$\%$, audio encoder의 경우 30$\%$ 정도의 전력 절감 효율을 얻을 수 있었다.

• ETRI Journal
• /
• 제22권1호
• /
• pp.20-29
• /
• 2000

In this paper, we present a design of video and audio single chip encoder/decoder for portable multimedia application. The single-chip called as video audio signal processor (VASP) consists of a video signal processing block and an audio single processing block. This chip has mixed hardware/software architecture to combine performance and flexibility. We designed the chip by partitioning between video and audio block. The video signal processing block was designed to implement hardware solution of pixel input/output, full pixel motion estimation, half pixel motion estimation, discrete cosine transform, quantization, run length coding, host interface, and 16 bits RISC type internal controller. The audio signal processing block is implemented with software solution using a 16 bits fixed point DSP. This chip contains 142,300 gates, 22 Kbits FIFO, 107 kbits SRAM, and 556 kbits ROM, and the chip size is $9.02mm{\times}9.06mm$ which is fabricated using 0.5 micron 3-layer metal CMOS technology.

• 방송공학회논문지
• /
• 제19권5호
• /
• pp.713-725
• /
• 2014

차세대 영상 기술의 하나로 다양한 분야에서 주목받고 있는 고품질 다시점 및 3차원 콘텐츠들에 대한 비디오 부호화 기술의 연구 및 표준화가 활발히 진행되고 있다. 다시점 및 3차원 비디오 기술은 복수의 시점을 이용하여 사용자에게 실감나는 영상을 제공할 수 있다. 하지만, 많은 시점을 획득 및 전송하는 것은 한계가 있으므로, 소수의 시점을 이용하여 다양한 시점을 제공하는 연구가 주를 이룬다. 이러한 연구에는 전송 시점을 줄이는 대신 깊이 정보를 전송하여 전송된 시점으로부터 더욱 정확히 임의 시점을 생성하는 기술과 시점간 정보 중복성을 제거하기 위한 부호화 기술이 있다. 최근 국제 표준화 기구인 JCT-3V(Joint Collaborative Team on 3D Video Coding Extension Development)에서는 다시점 및 3차원 비디오 영상을 효율적으로 부호화할 수 있는 기술에 대하여 표준화가 진행되고 있다. 본 논문은 현재 JCT-3V에서 HEVC(High Efficiency Video Coding) 기반으로 표준화가 진행 중인 3D-HEVC 부호화 기술에 대해 살펴보고 그 부호화 및 복잡도 성능을 분석하였다. 이러한 성능 분석은 향후 부호화 성능 향상을 위한 알고리즘 개발 및 고속 부호화기 개발을 위한 부호화 툴의 선별 및 조정에 유용할 것으로 판단된다.

• 정보와 통신
• /
• 제11권8호
• /
• pp.60-77
• /
• 1994

This paper presents a survey of video coding schemes which use wavelet transform for the videophone on very low bit rate commun ication chan nel( ego 10 Kbps Public Service Telephone Network). Firstly, we introduce the standardization efforts to make the low bit rate videophone architecture and the typical application of low bit rate video coding scheme. Secondly, we summarize the several requirements on videophone, delay, encoder/decoder complexity, low bitrate, and progressive transmission capability. Third, we review the basic theory of wavelet transform without much mathematics. We compare the wavelet transform with short-time fourier transform and subband filters. Fourth, we summarize the video coding schemes proposed so far, and evaluate them with Ule requirements. Lastly, we conclude with fu¬ture research directions.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2011년도 춘계학술대회 논문집
• /
• pp.1722-1728
• /
• 2011

The security issue in urban transit system has been widely considered as the common matters after the fire accident at Daegu subway station. The safe urban transit system is highly demanded because of the vast number of daily passengers, and it is one of the most challenging projects. We introduced a test model for integrated security system for urban transit system and built it at a subway station to demonstrate its performance. This system consists of cameras, sensor network and central monitoring software. We described the smart camera functionality in more detail. The proposed smart camera includes the moving objects recognition module, video analytics, video encoder and server module that transmits video and audio information.

• ETRI Journal
• /
• 제27권1호
• /
• pp.53-63
• /
• 2005

A compressed video bitstream is sensitive to errors that may severely degrade the reconstructed images even when the bit error rate is small. One approach to combat the impact of such errors is the use of error concealment at the decoder without increasing the bit rate or changing the encoder. For spatial-error concealment, we propose a method featuring edge continuity and texture preservation as well as low computation to reconstruct more visually acceptable images. Aiming at temporal error concealment, we propose a two-step algorithm based on block matching principles in which the assumption of smooth and uniform motion for some adjacent blocks is adopted. As simulation results show, the proposed spatial and temporal methods provide better reconstruction quality for damaged images than other methods.