• 제목/요약/키워드: vector graphics kernel

검색결과 2건 처리시간 0.019초

모바일 통신 단말기를 위한 벡터 그래픽스 커널 개발 (Development of a Vector Graphics Kernel for Mobile Communication Terminals)

  • 이환용;박기현;우종정
    • 한국정보통신학회논문지
    • /
    • 제10권6호
    • /
    • pp.1011-1018
    • /
    • 2006
  • 모바일 통신 단말기의 급속한 발전과 다양한 사용자들의 요구로 인하여, 이미지 정보를 포함한 멀티미디어 정보가 모바일 통신에서 컨텐츠의 기반을 이루고 있다. 전송 지연시간과 경비를 고려할 경우에 비트맵 방식 보다 유리한 벡터 그래픽스 방식의 이미지 정보를 효율적으로 이용하기 위해서는 효율적인 벡터 그래픽스 지원 시스템이 필요하다. 따라서, 많은 벡터 그래픽스 커널 시스템들이 제안되고 있으며, 호환성을 높이기 위하여 벡터 그래픽스 커널에 대한 표준화 작업이 진행되고 있다. 본 논문에서는 자원 제한적인 모바일 단말기에 적합한 벡터 그래픽스 커널의 요구 사항을 살펴보고, 표준으로 제안된 Khronos Group의 OpenVG 기반 벡터 그래픽스 커널을 설계 구현한다. 또한, 구현된 그래픽스 커널을 검증하기 위하여 PC 에뮬레이터 환경과 ARM 탑재 개발보드 환경에서 각각 포팅 한 후, 성능을 측정한다.

GPU-Based ECC Decode Unit for Efficient Massive Data Reception Acceleration

  • Kwon, Jisu;Seok, Moon Gi;Park, Daejin
    • Journal of Information Processing Systems
    • /
    • 제16권6호
    • /
    • pp.1359-1371
    • /
    • 2020
  • In transmitting and receiving such a large amount of data, reliable data communication is crucial for normal operation of a device and to prevent abnormal operations caused by errors. Therefore, in this paper, it is assumed that an error correction code (ECC) that can detect and correct errors by itself is used in an environment where massive data is sequentially received. Because an embedded system has limited resources, such as a low-performance processor or a small memory, it requires efficient operation of applications. In this paper, we propose using an accelerated ECC-decoding technique with a graphics processing unit (GPU) built into the embedded system when receiving a large amount of data. In the matrix-vector multiplication that forms the Hamming code used as a function of the ECC operation, the matrix is expressed in compressed sparse row (CSR) format, and a sparse matrix-vector product is used. The multiplication operation is performed in the kernel of the GPU, and we also accelerate the Hamming code computation so that the ECC operation can be performed in parallel. The proposed technique is implemented with CUDA on a GPU-embedded target board, NVIDIA Jetson TX2, and compared with execution time of the CPU.