• 한국통신학회논문지
• /
• 제35권1C호
• /
• pp.40-44
• /
• 2010

MQASK 디지털 수신기의 타이밍 복원 루프에서는 self-noise의 영향으로 발생하는 타이밍 jitter에 의해 성능이 저하된다. 타이밍 jitter는 타이밍 복원 루프 내에 전치필터를 사용함으로써 해결할 수 있지만, 전치필터에 의해 루프지연이 발생하고, 타이밍 복원 루프의 안정성 및 acquisition 성능이 감소하게 된다. 또한, 전치필터에 의해 타이밍 복원 루프의 복잡도가 증가한다. 본 논문에서는 jitter-free 타이밍 복원 루프에서 전치필터로 인해 발생하는 루프지연을 제거하기 위해 정합필터, resampler, 그리고 전치필터의 기능을 포함한 다상필터 구조의 resampler를 제안하였다. 본 논문에서 제안한 다상필터 구조의 resampler를 사용한 타이밍 복원 루프에서는 타이밍 jitter를 제거하기 위해 사용된 전치필터로 인해 발생하는 루프지연을 해결함으로써 타이밍 복원 루프의 안정성을 향상시키고, 타이밍 jitter를 효과적으로 제거한다. 또한, 타이밍 복원 루프의 구조가 간단해지기 때문에 하드웨어 구현 시에 유리하다.

• 한국산업정보학회논문지
• /
• 제12권3호
• /
• pp.19-30
• /
• 2007

본 논문은 광대역 무선 액세스를 위하여 다중 수신안테나를 갖는 OFDMA 시스템의 타이밍 딜레이 추정기의 구현 복잡도를 낮추는 방안을 제안한다. 타이밍 딜레이 값을 추정하기 위해 각 수신안테나 별로 푸리에 연산과 역 푸리에 연산을 수행하므로, 다중 수신안테나를 사용하는 경우에는 계산 복잡도가 큰 단점이 있다. 먼저, 각 안테나에 수신된 레인징 심볼의 위상을 회전시키는 구조를 제안함으로써 각 안테나의 역 푸리에 연산을 제거하여 구현 복잡도를 크게 개선할 수 있다. 둘째로, N점/M구간 푸리에 연산을 수행하고 시간 대역 평균 전력 추정기 대신 주파수 대역 평균 전력 추정기를 포함한 구조를 제안함으로써 성능 저하 없이 복잡도를 크게 낮출 수 있다. 기존 방식에 대하여 제안된 두 가지 구조의 복잡도 개선량을 보여주고, 시뮬레이션 결과를 통해 성능 비교를 실시한다.

• 전기전자학회논문지
• /
• 제10권1호
• /
• pp.16-21
• /
• 2006

본 논문은 PLL구조에서 새로운 버니어 지연 VCO구조를 이용한 다중위상 발생회로를 서술하였다. 제안하는 기법은 VCO의 지연단의 지연보다 더 미세한 타이밍신호를 만들어낸다. 0.18um CMOS공정을 이용하여 칩 제작 후 측정결과 1GHz에서 약 62.5ps의 위상정밀도를 갖는 신호를 만들었고 지터는 14ps로 측정되었다.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.545-551
• /
• 2013

MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.264-269
• /
• 2006

A $0.12GHz{\sim}1.4GHz$ DLL-based clock generator with the capability of multiplied four phase clock generation was designed using a 0.18um CMOS process. An adaptive bandwidth DLL with a regulated supply delay line was used for a multiphase clock generation and a low jitter. An extra phase detector (PD) in a reference DLL solves the problem of the initial VCDL delay and achieves a fast lock time. Twice multiplied four phase clocks were generated at the outputs of four edge combiners, where the timing alignment was achieved using a coarse lock signal and the 10 multiphase clocks with T/8 time difference. Those four clocks were combined one more time using a static XOR circuit. Therefore the four times multiplication was achieved. With a 1.8V supply, the rms jitter of 2.1ps and the peak-to-peak jitter of 14.4ps were measured at 1.25GHz output. The operating range is $0.12GHz{\sim}1.4GHz$. It consumes 57mW and occupies 450*325um2 of die area.

• 정보처리학회논문지A
• /
• 제10A권3호
• /
• pp.247-254
• /
• 2003

본 연구에서 고속 데이터 전송을 위해 Double Data Rate(DDR) 방식을 사용하는 SDRAM에 내장할 수 있는 저전압 광대역 Delay Locked Loop(DLL) 회로를 설계하였다. 고해상도와 빠른 Lock-on 시간을 위하여 새로운 유형의 위상검출기론 설계하였고 카운터 및 Indicator 등 내장회로의 빠른 동작을 위해 Dual-Data Dual-Clock 플립플롭(DCDD FF)에 기반을 둔 설계를 수행하였으며 이 FF을 사용하므로서 소자수를 70% 정도 감소시킬 수 있었다. Delay Line 중에서 Coarse 부분은 0.2ns 이하까지 검출 가능하며 위상오차를 더욱 감소시키고 빠른 Lock-on 기간을 얻기 위해 Fine 부분에 3-step Vernier Line을 설계하였다. 이 방식을 사용한 본 DLL의 위상오차는 매우 적고 25ps 정도이다. 본 DLL의 Locking 범위는 50∼500MHz로 넓으며 5 클럭 이내의 빠른 Locking을 얻을 수 있다. 0.25um CMOS 공정에서 1.8V 공급전압 사용시 소비전류는 500MHZ 주파수에서 32mA이다. 본 DLL은 고주파 통신 시스템의 동기화와 같은 다른 응용면에도 이용할 수 있다.

• 한국항행학회논문지
• /
• 제7권2호
• /
• pp.141-148
• /
• 2003

본 논문에서는 미상 디지털 통신 신호의 심볼율을 검출하기 위한 기술들을 소개하고 그 성능을 비교해 본다. 심볼율은 delay and multiplier, square law 또는 Hilbert 변환을 이용한 방법 등의 회로를 통과한 신호의 전력스펙트럼 밀도에서 검출해 낼 수 있다. 이러한 회로들을 통과한 신호를 이산 푸리에 변환(discrete Fourier Transform) 한 결과에서 많은 스펙트럼 라인과 복수개의 피크(peak)가 검출되고 그 중 첫 번째 피크가 심볼율을 나타내는 주파수에 위치하게 된다. 만약 해당 심볼율이 아닌 다른 주파수상의 스펙트럼 라인의 값이 첫 번째 피크보다 크다면 심볼율은 잘못 검출될 것이다. 그러므로 첫 번째 피크의 값과 가장 큰 주변 스펙트럼 라인의 값의 비를 이용하여 심볼율 검출기의 성능을 비교하였다. MPSK 변조 방식에서는 -20dB 이하의 Es/N0에서는 delay and multiplier가 가장 우수한 성능을 보였고 -20dB 이상의 Es/N0에서는 Hilbert 변환 방식이 더 좋은 성능을 나타내었다. 또한 QAM 변조 방식에서 delay and multiplier 회로는 낮은 Es/N0에서는 심볼율을 검출할 수 없으며 square law 방식은 MPSK 변조 방식에서 보다 우수한 성능을 나타내었다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2000-2011
• /
• 2001

본 논문에서는 기존 1배속 및 6배속과 같은 저속 DVD 시스템에서 설계되었던 Analog PLL(Phase Locked Loop)을 고배속 동작에 유용하게 디지털화 했으며, 고속인 20배속 DVD 시스템에서의 최적 Digital PLL 모델을 제시하였다. 특히, 고속 DVD 시스템 설계에서 성능 열화의 주요 원인인 bulk delay, 샘플링 클럭 주파수 오타, 비대칭 신호 현상과 같은 채널 영향들을 고려하여 안정적으로 동작할 수 있는 DPLL 설계에 초점을 맞추었다. 우선, DPLL에서는 새로운 타이밍 에러 검출 알고리즘으로 변형된 Early-Late 방법을 제시하였다. 그리고, 비대칭 신호 보정기에는 고속으로 동작하고 안정적으로 보정 역할을 수행하는 영점교차 지점을 이용한 4샘플 신호 보정 알고리즘을 설계하였다. 본 논문에서 제안하는 타이밍 에러 검출기는 기존 방식에 비해 각각, 3dB의 SNR 이득과 지터성능이 4배 향상됨을 볼 수 있었고 또한, 영점교차 지점에서 4샘플 신호를 이용한 보정 알고리즘은 기존 방식에 비해 보상시간의 50% 단축과 2dB의 SNR 이득, 지터 성능의 34% 효율을 볼 수 있었다. 최종적으로 제안된 비대칭 보정기와 DPLL이 통합된 시스템을 BER 성능 평가를 통해서 기존 알고리즘에 비해 제안된 방식이 0.4dB, 2dB 성능 향상을 확인하였다.

• 대한교통학회지
• /
• 제32권4호
• /
• pp.410-420
• /
• 2014

본 연구에서는 트램의 능동식 우선신호를 위해 해석적 방법을 이용하여 신호시간 및 트램의 교차로 대기시간을 산정하기 위한 모형을 제시하였다. 본 모형을 통해 상류부 검지기에서 트램이 검지된 시간을 기준으로 능동형 우선 신호 기법 중 Early Green 및 Green Extension을 위한 신호시간을 결정할 수 있다. 또한 본 모형은 트램 통행의 관점에서 트램의 교차로 지체를 의미하는 트램의 교차로 대기시간을 산정할 수 있다. 우선신호의 구동환경에서 비우선 현시의 잔여녹색시간에서 우선현시의 추가녹색시간을 제공하게 되며, 트램은 비우선현시의 최소녹색시간 동안 교차로에서 대기하게된다. 본 모형에서는 우선신호의 신호시간 및 트램의 교차로 대기시간을 해석적 방법으로 모형화하였다. 독립교차로를 대상으로 하는 사례분석에서는 120초의 주기길이에 비우선현시의 여유녹색시간을 44초에서 10초까지 적용하여 트램의 평균 교차로 대기시간이 12.7초에서 29.4초까지 산정됨을 확인하였다.

• 한국ITS학회 논문지
• /
• 제15권6호
• /
• pp.90-101
• /
• 2016

본 연구에서는 V2X 통신환경 하에서 개별 차량 기반 수집 데이터를 활용하여 독립교차로의 실시간 교통상황대응 최적 교통신호 제어 알고리즘을 개발하였다. 매초 간격으로 V2X 통신환경에서 수집되는 정보를 이용하여 주기, 현시, 현시 순서를 결정하는 알고리즘과 이 알고리즘 안에서 감응식 신호를 적용하여 독립신호 교차로의 신호 최적제어를 실시하였다. 최적화된 신호시간과 본 연구에서 개발된 알고리즘을 활용한 신호제어 성능을 비교하면 전제적으로 평균 지체, 평균 정지지체, 정지횟수, 평균속도가 개선되었음을 나타나고 있으며, 개선 폭이 교통량이 많아질수록 커지는 것으로 분석되었다. 또한 시장점유율에 따른 도입 시기 평가 결과, 평균 지체의 경우 교통량이 500대의 경우 시장점유율이 50% 이하로 내려가면 본 연구에서 개발된 알고리즘이 기존 신호알고리즘보다 높은 지체를 보였으나, 교통량이 1,000대일 경우 시장 점유율 25% 이하에서 지체가 높아졌다. 하지만 1,500대일 경우 시장점유율에 25%에 불과해도 기존의 신호제어 알고리즘보다 지체가 낮아지는 것으로 분석되었다.