• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 전력전자학술대회 논문집
• /
• pp.543-547
• /
• 2001

A protection scheme for Unified Power Quality Conditioner (UPQC) is presented and analyzed in this paper. The proposed UPQC has the series active power filter operated as a high impedance k($\Omega$) to the fundamentals when short-circuit faults occur in the power distribution system, and three control strategies are proposed in this paper. The first is the method by detecting the fundamental source current through the p-q theory, the second is the method by detecting the fundamental component of load current in Synchronous Reference Frame(SRF) and the third is the method by detecting the input voltage. When the short-circuit fault occur in the power distribution system, the proposed scheme protects the UPQC without additional protection circuits. The validity of proposed protection scheme is investigated through simulation results.

• 전력전자학회논문지
• /
• 제8권6호
• /
• pp.585-592
• /
• 2003

The parallel operation system of UPS is used to increase reliability of power source at critical load. But parallel UPS system has a few defects, impedance is different from each other and circulating current occurs between UPSs, due to line impedance and parameter variation, though controlled by the same synchronization signal. According to such characteristic of parallel UPS, balanced load-sharing control is the most important technique in parallel UPS operation. In this paper, a novel power deviation compensation algorithm is proposed. it is composed of voltage controller to compensate power deviation that be calculated by using active and reactive current deviation between Inverters on synchronous d-q reference frame.

• Journal of Power Electronics
• /
• 제15권2호
• /
• pp.431-442
• /
• 2015

Dead-time element must be set into space vector pulsed width modulation signals to avoid short circuits of the inverter. However, the dead-time element distorts the output voltage vector, which deteriorates the performance of electrical machine drive system. In this paper, dead-time effect and its compensation control strategy are analyzed. Based on the analysis, the voltage distortion caused by dead-time is regarded as two disturbances imposed on dq axes in the rotor reference frame, which degenerates the current tracking performance. To inhibit the adverse effect caused by the dead-time, a control scheme using two linear extended state observers is proposed. This method provides a strong ability to suppress dead-time effects. Simulations and experiments are conducted on a permanent magnet synchronous motor drive system to demonstrate the effectiveness of the proposed method.

• Journal of Power Electronics
• /
• 제10권4호
• /
• pp.428-433
• /
• 2010

This paper proposes a harmonics reduction technique for the input currents of three phase PWM converters. The quality of the phase angle information on the utility voltage connected to the PWM converters affects their control performance. Under a distorted utility voltage, the extracted phase angle based on the synchronous reference frame PLL method is distorted. This causes large harmonics in the input currents of a PWM converter. In this paper, a harmonics reduction method that makes the input currents in the PWM converter sinusoidal even under distorted utility conditions is proposed. By the proposed method, without additional hardware, the THD (Total Harmonic Distortion) of the input currents can be readily limited to below 5% which is the harmonic current requirements of IEEE std. 519. Its validity is verified by simulations and experimental results.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 추계학술대회 논문집
• /
• pp.71-73
• /
• 2008

급변하는 전압 변동 상황에서 전력 제어를 수행하기 위해서 기존의 동기좌표 위상각 검출 제어기의 특성을 보완할 수 있는 방법을 제시하였다. 실질적인 SRF (Synchronous Reference Frame) - PLL(Phase Locked Loop) 시스템에서 계통 전압은 이상적이지 않고 센서 노이즈 등의 저감을 위하여 측정된 전압에 LPF(Low Pass Filter)를 사용하고 있는데 이러한 LPF의 특성을 고려하여 위상각 제어기의 PI게인을 설정하는 방법을 제시하였으며 가변 게인과 LPF 차단주파수 변동방식을 이용하여 전원 전압 사고의 종류에 따라 위상과 전압이 급변하는 경우에 대하여 시뮬레이션과 실험을 통해 제한된 방법으로 동특성이 개선되고 원하는 응답속도로 설계가 가능함을 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.281-282
• /
• 2014

본 논문은 FPGA 기반의 DSC-PLL(Delayed Signal Cancellation - Phase Locked Loop)을 설계하고, 왜곡된 3상전압 조건에서 위상추종결과를 비교실험 하였다. FPGA 구현 알고리즘은 Matlab/Simulink와 연동된 System Generator를 이용하여 DSC-PLL 모델을 설계하고, Verilog HDL 코드로 변환 하였다. 불평형 및 고조파를 포함한 왜곡된 3상 전압 조건에서 FPGA에 구현된 DSC-PLL과 SRF-PLL (Synchronous Reference Frame - Phase Locked Loop)의 d-q축 고조파 감쇠특성 및 위상추종능력을 실험을 통해 비교하였다. DSC-PLL은 약 5.44ms 이내에 d-q축 고조파 성분을 제거함으로써 정상분 기본파 전압의 위상을 빠르게 추종하는 것을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.291-292
• /
• 2015

본 논문은 계통과 연계된 3상 전압원 인버터를 기반으로 한 BESS의 능동 단독 운전 검출 방법을 제안한다. 계통 전압의 불평형에서도 안정적으로 위상을 추종할 수 있는 DDSRF_PLL(Decoupled Double Synchronous Reference Frame_PLL)방식을 적용 하였으며, 검출된 위상각 정보를 통해 정상분 전류 제어기와 역상분 전류 제어기를 독립적으로 제어할 수 있게 된다. 이를 위해 IEEE 1547과 UL1741에서 제시하는 단독 운전 기준 시험 회로를 구성하여 PSCAD/EMTDC 소프트웨어를 통한 시뮬레이션과 5kw프로토타입 하드웨어 장치를 통해 제안된 단독 운전 검출 방법을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.494-495
• /
• 2012

본 논문은 LVRT 제어를 위한 계통 사고 상황에서도 정확한 위상각을 검출하기 위하여 일반화된 2차 적분기(Second Order Generalized Integrator)를 이용한 정상분 전압 검출을 기반으로 하며, 주파수 변동에도 강인성 제어가 가능한 DSOGI (Double Second Order Generalized Integrator) FLL(Frequency locked loop)을 제안한다. 실험을 통해 종래의 SRF(Synchronous reference frame) PLL, DSOGI PLL 제어와 비교, 분석을 통해 본 논문의 타당성을 입증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 A
• /
• pp.294-296
• /
• 1995

In this paper, a vector control method for a AC-Excited BLSM(Brushless Synchronous Motor) is proposed. The BLSM has a feature that separate exciter is not needed for excitation. The proposed method is described in two parts as follow, one is the design of drive and the other is a modeling for its implementation. Rotor flux is estimated using indirect sensing method based on voltage equation in the synchronously rotation reference frame. And rotor position is calculated from rotor angular velocity and stator current. Through computer simulation results of this proposed system, it is shown that the BLSM drive has a ability of precision torque control from the static and dynamic performance.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 추계학술대회 논문집
• /
• pp.141-142
• /
• 2015

본 논문에서는 동기 좌표계 비례 적분(PI) 전류 제어기의 이득 산정에 따른 계통 외란 발생 시 제어기의 응답 특성을 연구하였다. PI 전류 제어기의 이득 선정 시 플랜트의 시정수와 적분기 시정수를 같게 설정하는 극점-영점 상쇄 기법을 사용하여 전류 제어 특성을 결정할 수 있다. 그러나 극점-영점 상쇄 기법을 통해 이득이 선정된 전류 제어기는 계통에 외란 발생시 제어기 응답 특성이 느려진다. 적분기 시정수를 샘플링 주기를 이용하여 선정한다면 계통 외란에 강인한 특성을 갖게 된다. 제안된 방법은 각각 선정된 적분기 시정수를 가지고 외란에 대한 주파수 응답 특성과 데드 타임이 추가된 계통연계형 인버터 시뮬레이션 결과를 비교 분석하여 제안된 적분기 시정 수 선정 방법이 외란에 더 강인함을 검증하였다.