• 대한전자공학회논문지SP
• /
• 제44권2호
• /
• pp.74-81
• /
• 2007

이 논문에서는 H.264의 효율적인 움직임 추정을 위한 새로운 SAD(Sum of Absolute Differences) 프로세서의 구조를 제안하였다. SAD 프로세서는 전영역 탐색기법의 움직임 추정이나 고속 탐색기법의 움직임 추정에서 모두 사용되는 중요한 블록이다. 제안된 구조는 SAD 계산기 블록, combinator 블록, 최소값 계산기 블록의 3개의 블록으로 구성된다. 제안된 구조는 덧셈연산을 분산 연산(Distributed Arithmetic)을 사용하여 계산함으로써 구조를 단순화시켰다. 제안 구조를 HDL(Hardware Description Language)을 사용하여 실험한 결과 기존의 구조와 비교하여 39%의 게이트 카운트 감소효과를 보였다. 또한 FPGA를 사용하여 검증한 결과도 32%의 게이트 카운트 감소효과를 보였다. 따라서 제안된 움직임 추정용 SAD 프로세서는 칩의 면적이 중요한 변수인 H.264 칩에서 널리 사용될 수 있는 구조가 될 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.825-827
• /
• 2010

본 논문에서는 여러 스테레오 매칭 알고리즘에서 차이값 생성에 사용되는 SAD(Sum of Absolute Differences)의 윈도우 기반 하에서 효율적인 수행에 관해 제시한다. 본 $8{\times}8$ 윈도우 기반의 SAD는 데이터 입력 상태와 데이터 쉬프트 상태로 나뉜다. 데이터 쉬프트 상태에서 디스패리티가 $8{\times}8$ 개의 데이터가 한 클럭에 한번에 생성이 되며 쉬프트 동작으로 데이터 코스트의 연속적인 생성이 가능하다. 본 논문에서는 $8{\times}8$ 윈도우 기반의 SAD를 설계하고 검증한다.

• ETRI Journal
• /
• 제34권5호
• /
• pp.753-758
• /
• 2012

As the next-generation video coding standard, High Efficiency Video Coding (HEVC) has adopted advanced coding tools despite the increase in computational complexity. In this paper, we propose a selective bi-prediction method to reduce the encoding complexity of HEVC. The proposed method evaluates the statistical property of the sum of absolute differences in the motion estimation process and determines whether bi-prediction is performed. A performance comparison of the complexity reduction is provided to show the effectiveness of the proposed method compared to the HEVC test model version 4.0. On average, 50% of the bi-prediction time can be reduced by the proposed method, while maintaining a negligible bit increment and a minimal loss of image quality.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.263-264
• /
• 2007

In this paper, an efficient SAD(Sum of Absolute Differences) processor structure for motion estimation of 0.264 is proposed. SAD processors are commonly used both in full search methods for motion estimation or in fast search methods for motion estimation. Proposed structure consists of SAD calculator block, combinator block, and minimum value calculator block. Especially, proposed structure is simplified by using Distributed Arithmetic for addition operation. The Verilog-HDL(Hard Description Language) coding and FPGA implementation results for the proposed structure show 39% and 32% gate count reduction comparison with those of the conventional structure, respectively. Due to its efficient processing scheme, the proposed SAD processor structure can be widely used in size dominant H.264 chip.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제33권4호
• /
• pp.411-417
• /
• 2006

움직임 추정은 H.264의 비디오 코딩 과정에서 가장 많은 연산량을 차지하는 중요한 처리과정이다. 움직임 추정 과정에서 정수배 화소 단위에서의 탐색에 비하여, 1/2 화소 (half-pixel)와 1/4 화소(quarter-pixel) 단위까지의 움직임 추정은 영상압축률을 높일 수 있지만, 계산의 복잡도가 늘어나는 문제가 있다. 본 논문에서는 각 블록간의 절대 오차 값인 SAD (Sum of Absolute Difference)가 최소 점을 기준으로 포물선 모양의 분포를 나타내는 특성 및 1/2 단위와 1/4 단위의 화소 보간 특성을 이용하여 움직임 추정 과정에서 탐색 점을 줄임으로써 처리속도를 증가시키고, 계산의 복잡도를 줄이는 알고리듬을 제안하였다. 제안한 방법에서는, 정수 화소 단위에서의 가장 작은 SAD를 갖는 점을 기준으로 주위 8점 가운데 두 번째로 SAD가 작은 점을 찾아 해당 방향으로 1/2 화소 단위의 움직임 추정을 행하였고, 1/4 화소 단위에서도 1/2 화소단위에서 두 번째로 SAD가 작은 점 방향으로 움직임 추정을 실행하였다. 그 결과 기존 알고리듬에 비해 비교적 화질에 변화가 없고, 인코더 처리과정 에서 약 20%의 빠른 속도로 처리하는 결과를 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.322-325
• /
• 2011

스테레오 비전 시스템에서 전통적인 매칭 알고리즘으로 SAD(Sum of Absolute Differences), SSD(Sum of Squared Differences), NCC(Normalized Cross Correlation) 등 다양한 알고리즘이 존재한다. 그러나 하드웨어로 실시간 처리를 위한 시스템을 구현하기 위해서는 리소스가 한정 되어있다는 제약 때문에 많은 연구에서 SAD 혹은 RT(Rank Transform), CT(Census Transform)를 많이 사용하게 된다. FPGA 내부에는 BRAM(Block RAM)과 MAC(multiply-accumulator)인 DSP슬라이스가 이미 존재한다. 본 논문에서는 BRAM과 DSP로직을 활용해서 전통적인 매칭 알고리즘 중에서 연산기 사용이 가장 많은 NCC를 FPGA로 실시간 처리 가능한 하드웨어 구조를 제안한다.

• Journal of the Korean Society for Industrial and Applied Mathematics
• /
• 제22권2호
• /
• pp.91-100
• /
• 2018

In this paper, we propose a new method for template matching, patch ratio, to inpaint unknown pixels. Before this paper, many inpainting methods used sum of squared differences(SSD) or sum of absolute differences(SAD) to calculate distance between patches and it was very useful for closest patches for the template that we want to fill in. However, those methods don't consider about geometric similarity and that causes unnatural inpainting results for human visuality. Patch ratio can cover the geometric problem and moreover computational cost is less than using SSD or SAD. It is guaranteed about finding the most similar patches by Cauchy-Schwarz inequality. For ignoring unnecessary process, we compare only selected candidates by priority calculations. Exeperimental results show that the proposed algorithm is more efficent than Criminisi's one.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.730-737
• /
• 2013

본 논문은 정합 오차 기준을 확장한 제한된 1비트 변환 (Constrained One-Bit Transform : C1BT) 기반의 움직임 예측 알고리즘을 제안하였다. 제한된 1비트 변환 기반의 움직임 예측 알고리즘에서는 정합 오차 기준으로 기존의 움직임 예측 방법인 전역 탐색 알고리즘 (Full Search Algorithm: FSA)에서 사용되는 SAD (Sum of Absolute Differences) 대신 NNMP (Number of Non-Matching Points)를 사용하여 하드웨어 구현을 용이하게 하고 연산량을 크게 줄였으나 움직임 예측의 정확도를 감소시켰다. 이 점을 개선하고자 이 논문에서는 제한된 1비트 변환의 정합 오차 기준을 확장하여 움직임 예측의 정확도를 높이는 알고리즘을 제안하였고 이는 기존의 알고리즘과 비교한 결과 PSNR (Peak Signal to Nosie Ratio) 측면에서 더 우수한 성능을 보였다.

• 융합보안논문지
• /
• 제13권3호
• /
• pp.9-15
• /
• 2013

스테레오 매칭 과정에 있어서 매칭 비용을 구하는 것은 매우 중요한 과정이다. 이러한 스테레오 매칭 과정의 성능을 살펴보기 위하여 본 논문에서는 기존에 제안된 매칭 비용 함수들에 대한 기본 개념들을 소개하고 각각의 성능 및 장점을 분석하고자 한다. 가장 간단한 매칭 비용 함수는 매칭 되는 영상의 일관된 밝기를 이용하여 좌, 우 영상 간 서로 대응하는 대응점을 추정하는 과정으로, 본 논문에서 다루는 매칭 비용함수는 화소 기반과 윈도우 기반의 매칭 비용 방법으로 크게 두 가지로 나눌 수 있다. 화소 기반의 방법으로는 절대 밝기차(the absolute intensity differences: AD)와 sampling-intensitive absolute differences of Birchfield and Tomasi (BT) 방법이 있고, 윈도우 기반의 방법으로는 차이 절대 값의 합(sum of the absolute differences: SAD), 차이 제곱 값의 합(sum of squred differences: SSD), 표준화 상호상관성(normalized cross-correlation: NCC), 제로 평균 표준화 상호 상관성(zero-mean normalized cross-correlation: ZNCC), census transform, the absolute differences census transform (AD-Census) 이 있다. 본 논문에서는 앞서 언급한 기존에 제안된 매칭 비용 함수들을 정확도와 시간 복잡도를 측정했다. 정확도 측면에서 AD-Census 방법이 평균적으로 가장 낮은 매칭 율을 보여줬고, 제로 평균 표준화 상호 상관성 방법은 non-occlusion과 all 평가 항목에서 가장 낮은 매칭 오차율을 보여 주지만, discontinuities 평가 항목에서는 블러 효과 때문에 높은 매칭 오차율을 보여 주었다. 시간 복잡도 측면에서는 화소 기반인 절대 밝기차 방법이 낮은 복잡도를 보여 주였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 하계학술대회
• /
• pp.104-107
• /
• 2010

본 논문은 H.264/AVC 디코더의 하드웨어 구현 시 가장 많은 시간을 소비하는 부분이 움직임 추정기를 하드웨어로 구현하였다. 움직임 추정을 함에 있어서 외부메모리 Access 량을 줄이고, SAD연산을 수행할 때 Clock의 손실 없이 계산을 하는 움직임 예측기를 제안한다. 제안한 구조는 재탐색 구간에서 이전 탐색 범위와 공통부분을 이루는 부분을 레지스터에 따로 저장해 두었다가, 재탐색시에 이전 Data를 사용하는 방법을 이용하였다. 움직임 추정을 수행할 때의 SAD (Sum of absolute differences)연산 부분과 Adder-tree를 묶은 PU Array와 SAD 누적기, 선택기를 Pipelining을 통하여 Clock의 손실 없이 연속적으로 계산하는 움직임 예측기를 설계하였다. 구현한 하드웨어는 최대 446.43MHz의 주파수에서 동작할 수 있었고, 탐색영역 64${\times}$64, 참조 프레임 3, 그리고 영상크기 1920${\times}$1080 기준으로 구현한 결과 50 프레임을 처리할 수 있는 성능을 보였다.