DOI QR코드

DOI QR Code

FPGA implementation of NCC-based real-time stereo matching processor

FPGA를 이용한 NCC기반의 실시간 스테레오 매칭 프로세서 구현

  • Kim, Byeong-Jin (School of Electronics Engineering, Kyung-pook National University) ;
  • Bae, Sang-Min (School of Electronics Engineering, Kyung-pook National University) ;
  • Koh, Kwang-Sik (School of Electronics Engineering, Kyung-pook National University)
  • 김병진 (경북대학교 IT대학 전자공학부) ;
  • 배상민 (경북대학교 IT대학 전자공학부) ;
  • 고광식 (경북대학교 IT대학 전자공학부)
  • Published : 2011.11.11

Abstract

스테레오 비전 시스템에서 전통적인 매칭 알고리즘으로 SAD(Sum of Absolute Differences), SSD(Sum of Squared Differences), NCC(Normalized Cross Correlation) 등 다양한 알고리즘이 존재한다. 그러나 하드웨어로 실시간 처리를 위한 시스템을 구현하기 위해서는 리소스가 한정 되어있다는 제약 때문에 많은 연구에서 SAD 혹은 RT(Rank Transform), CT(Census Transform)를 많이 사용하게 된다. FPGA 내부에는 BRAM(Block RAM)과 MAC(multiply-accumulator)인 DSP슬라이스가 이미 존재한다. 본 논문에서는 BRAM과 DSP로직을 활용해서 전통적인 매칭 알고리즘 중에서 연산기 사용이 가장 많은 NCC를 FPGA로 실시간 처리 가능한 하드웨어 구조를 제안한다.

Keywords