• ETRI Journal
• /
• 제30권5호
• /
• pp.644-652
• /
• 2008

In this paper, a low-power CMOS interface circuit is designed and demonstrated for capacitive sensor applications, which is implemented using a standard 0.35-${\mu}m$ CMOS logic technology. To achieve low-power performance, the low-voltage capacitance-to-pulse-width converter based on a self-reset operation at a supply voltage of 1.5 V is designed and incorporated into a new interface circuit. Moreover, the external pulse signal for the reset operation is made unnecessary by the employment of the self-reset operation. At a low supply voltage of 1.5 V, the new circuit requires a total power consumption of 0.47 mW with ultra-low power dissipation of 157 ${\mu}W$ of the interface-circuit core. These results demonstrate that the new interface circuit with self-reset operation successfully reduces power consumption. In addition, a prototype wireless sensor-module with the proposed circuit is successfully implemented for practical applications. Consequently, the new CMOS interface circuit can be used for the sensor applications in ubiquitous sensor networks, where low-power performance is essential.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2697-2701
• /
• 2012

안티퓨즈 MOS 커패시터를 기반으로 제작된 OTP 소자의 수율은 프로그램 과정에서 입력 저항(Rin)값과 통과 트랜지스터(Pass Tr)의 크기, 데이터 읽기 과정에서 읽기 트랜지스터(Read Tr)와 읽기 전압에 영향을 받는다. 따라서 수율에 영향을 주는 요소를 분석하기 위해 여러 가지 실험 조건을 달리하여 각각의 조건에 대해 블로잉 후 실효소자의 저항 특성에 대한 풀 맵(full map) 데이터를 얻어 OTP 소자가 어떻게 동작하는지를 분석하여 수율 개선에 필요한 최적 조건을 연구하였다. 최적 조건은 입력저항이 $50{\Omega}$, 통과 트랜지스터의 W값이 $10{\mu}m$, 읽기 전압이 2.8 V 일 때이다.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 1999년도 High Temperature Superconductivity Vol.IX
• /
• pp.27-32
• /
• 1999

We developed a 40-channel superconducting quantum interference device (SQUID) system for neuromagnetic measurements. The main features of the system are use of double relaxation oscillation SQUID (DROS), and planar gradiometer for measuring tangential field components. The DROSS with high flux-to-voltage transfers enabled direct readout of the SQUID output by room-temperature electronics and simple flux-locked loop circuits could be used for SQUID operation. The pickup coil is an integrated first-order planar gradiometer with a baseline of 40 mm. The average noise of the 40 channels is around 1.2 fT/cm/${\sqrt{Hz}}$ at 100 Hz, corresponding to the field noise of 5 fT/${\sqrt{Hz}}$ at 100 Hz, operated inside a magnetically shielded room. The 40-Channel system was applied to measure auditory-evoked neuromagnetic fields.

• Progress in Superconductivity
• /
• 제1권1호
• /
• pp.20-25
• /
• 1999

We constructed a high-$T_c$ scanning SQUID microscope (SSM) operating in the liquid nitrogen. We used a washer-type YBCO SQUID with inner and outer dimensions of $12{\mu}m$ and $36{\mu}m$, respectively, which was grown on the $SrTiO^3$ bicrystal substrate. The sample, rather than SQUID, was scanned using two stepping motors. We also developed readout electronics, stepping motor controller, and the software for system control and data display. We took images of various samples using our SSM and found that the spatial resolution is about $40{\mu}m$ and noise level is lower than $10^{-7}T/{\surd}Hz$ at 100 Hz and higher at lower frequencies. The noise level was much higher than that of a typical SQUID due to the other coupling from the electric parts. We present a simple argument on the inductive coupling between the sample and the SQUID which should be under-stood for the proper interpretation of the obtained images. By comparing the measured data with the simulation results the gap between the SQUID and the sample is estimated to be $40{\mu}m$.

• 대한의용생체공학회:의공학회지
• /
• 제18권4호
• /
• pp.421-428
• /
• 1997

초전도양자간섭소자(SQUID)를 이용한 자장센서는 현재 개발된 자장센서중에서 감도가 가장 우수한 소자로서 인체의 두뇌에서 발생하는 매우 미약한 자장에 측정이 가능하다. 뇌자도측정은 현재 많이 사용되고 있는 전기적인 측정(뇌파, 뇌유발전위) 에 비해 공간분해능이 우수하고, fMRI나 PET에 비해서는 시간분해능이 우수하므로 뇌기능연구에 유용하게 사용될 수 있다. 본 연구에서는 뇌자도 측정을 위하여 4-채널 SQUID시스템을 개발하였다. 개발된 시스템의 주요 특징은 새로운 방식의 SQUID센서를 채택함으로서 간단한 회로로써 SQUID구동이 가능하도록 하였으며, 검출코일의 신뢰성을 향상시키기 위하여 집적화된 평면형 코일을 사용하였다. 외부 환경잡음을 소거하기 위하여 자기차폐실을 설치하였고, 개발된 SQUID 시스템을 이용하여 뇌의 청각령으로부터 발생하는 자기신호를 측정하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.341-342
• /
• 2007

The IRFPA (InfraRed Focal Plane Array) ROIC (ReadOut Integrated Circuit) was designed in folded-cascode Op-Amp using $0.35{\mu}m$ CMOS technology. As the folded-cascode has high open-loop voltage gain and fast settling time, that used in many analog circuit designs. In this paper, folded-cascode Op-Amp for ROIC of the $32{\times}32$ IRFPA has been designed. HSPICE simulation results are unit gain bandwidth of 13.0MHz, 90.6 dB open loop gain, 8 V/${\mu}m$ slew rate, 600 ns settling time and $66^{\circ}$ phase margin.

• 방사선산업학회지
• /
• 제6권1호
• /
• pp.31-40
• /
• 2012

There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.91-100
• /
• 2016

FPGA 기반 실시간 영상 워핑 시스템에서는 영상 픽셀 정보의 빠른 읽기와 메모리 접근 횟수의 감소를 위하여 영상 캐시를 활용하지만, 일반 컴퓨터 시스템의 캐시 알고리즘은 캐시 부적중(cache miss)에 의한 시간 지연과 복잡한 온라인(on-line) 연산 구조로 인하여 실시간 성능 구현에 어려움이 있다. 본 논문에서는 FPGA 기반 실시간 영상 워핑을 위한 단순한 구조의 영상 캐시 알고리즘을 제안한다. 영상 워핑에서의 픽셀 데이터 접근 순서는 워핑에 적용할 2D 좌표변환 관계에 의하여 결정되며 매 영상 프레임에서 반복되는 특성이 있다. 따라서, 캐시 로드(cache load)에 관한 사항을 오프라인(off-line)에서 미리 프로그램함으로써 캐시 부적중 상황이 발생하지 않음을 보장할 수 있고, 그 결과 온라인에서의 연산이 감소하여 캐시 컨트롤러의 구조가 단순해진다. FPGA를 활용한 전체 시스템 구조를 제시하고, 실험을 통하여 제안하는 영상 캐시 알고리즘의 정확성과 타당성을 확인한다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.97-105
• /
• 2016

방사선 영상 디텍터는 x선 광자로부터 생성된 전하를 수집하여 다수의 전하증폭기 회로를 사용하여 전압 신호로 바꾼 뒤 이를 디지털 신호로 바꾸어 디지털 영상을 생성한다. 이때 다수로 사용한 회로의 불균일한 특성으로 인하여 이득의 불균일이라는 고정형태잡음이 발생한다. 이를 제거하기 위하여 이득지도를 사용하는 이득 보정 알고리듬이 일반적으로 사용되는데, 이득지도 설계 시에 광자 잡음이 이득지도에 남게 되고 이 잡음은 이득 보정된 영상을 오염시킨다. 본 논문에서는 이러한 남아있는 잡음을 필터를 사용하여 제거하는 실험을 하였으며, 효율적으로 잡음을 제거하기위한 필터를 최적화하는 알고리듬을 제안하였다. 실제 디텍터로 획득한 영상에 대하여 실험을 수행하여, 단순한 필터로 제거하기 힘든, 고정형태잡음의 크기가 상대적으로 큰 경우에도, 필터 최적화 알고리듬을 사용하여 효율적으로 잡음 제거에 대한 성능을 개선시킬 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.7-13
• /
• 2002

적외선 열 영상 system에서 가장 핵심이 되는 BSCT 320X240 IRFPA를 구현하였다. 검출기 module은 두 개의 부분, 즉 적외선 감지 pixel의 array와 감지된 신호를 읽어내는 ROIC로 구성된다. 50-${\mu}m$의 pitch와 95-%의 fill-factor를 만족하도록, laser scriber공정과 10-${\mu}m$ 크기의 ball을 갖는 micro bump공정을 적용하였다. ROIC는 선택된 신호를 읽어서 순차적으로 출력하게 설계되었으며, 단일 transistor amplifier, HPF, tunable LPF 그리고 clamp circuit를 삽입하여 SNR이 개선되도록 설계하였다. Detector와 ROIC의 결합으로 제작된 hybrid chip은 좀더 안정한 동작을 하도록 TEC가 내장된 ceramic package에 탑재하였다. 제작된 IRFPA sample은 원하는 특성을 만족하였으며, 특히 fill-factor, 탐지도, 반응도면에서 설계의 목표에 잘 근사함을 알 수 있었다.