• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 기술교육전문연구회
• /
• pp.154-158
• /
• 2003

In this study, to measure the density of compaction, it is designed to use the 5 gamma-ray detectors. The developed instrument consists of measuring circuits for gamma-rays and thermal neutrons, a high voltage supply unit, stable circuit unit, count circuit unit and a microprocessor. To read count pulse from gamma-ray detectors are very accurate and it can be count to data calibration excluded count of ripple.

• Journal of Microbiology and Biotechnology
• /
• 제32권8호
• /
• pp.1026-1033
• /
• 2022

This study presents a novel DNA part characterization technique that increases throughput by combinatorial DNA part assembly, solid plate-based quantitative fluorescence assay for phenotyping, and barcode tagging-based long-read sequencing for genotyping. We confirmed that the fluorescence intensities of colonies on plates were comparable to fluorescence at the single-cell level from a high-end, flow-cytometry device and developed a high-throughput image analysis pipeline. The barcode tagging-based long-read sequencing technique enabled rapid identification of all DNA parts and their combinations with a single sequencing experiment. Using our techniques, forty-four DNA parts (21 promoters and 23 RBSs) were successfully characterized in 72 h without any automated equipment. We anticipate that this high-throughput and easy-to-use part characterization technique will contribute to increasing part diversity and be useful for building genetic circuits and metabolic pathways in synthetic biology.

• 한국산학기술학회논문지
• /
• 제4권3호
• /
• pp.177-182
• /
• 2003

Flash memory는 device 특성상 peripheral circuit을 구성하는 transistor의 종류가 다양하고, 이에 따른 각 transistor의 동작 전압 영역이 넓다. 이에 따라 설계 초기의 전기적 특성 사양 결정을 위해서는, 실리콘상에서 소자의 scale down에 따른 전기적 특성을 선 검증하는 과정이 필수적이었으며, 이로 인해 설계 및 소자 개발의 기간을 단축하기 어려웠다. 본 연구에서는 TCAD tool을 사용하여 실리콘상에서의 제작 공정을 거치지 않고, 효과적으로 model parameter를 생성할 수 있도록 하는 방법을 제안하여 전기적 특성 사양 결정과 설계 단계의 시간 지연을 감소할 수 있도록 한다. 또한 성공적 TCAD tool적용을 위해 필요한 process/device simulator의 calibration methodology와 이를 flash 메모리 소자에 대해 적용 검증한 결과를 분석한다.

• 센서학회지
• /
• 제26권3호
• /
• pp.192-198
• /
• 2017

In this paper, we newly developed a passive transponder for visible light identification (VLID) using ultrasonic wave. The solar cell in the transponder receives the reader light and generates current for supplying power to the transponder circuit. At the same time the solar cell detects the interrogating signal in the visible light from the reader. The transponder recognizes the interrogating signal and generates the responding signal using ultrasonic wave. In experiments, we used 40 kHz ultrasonic wave for the responding signal from the transponder. The maximum read distance was about 3.4 m when the transponder was exposed to the reader light of 24W LED array.

• Transactions on Electrical and Electronic Materials
• /
• 제15권6호
• /
• pp.309-314
• /
• 2014

This work proposes an integrated high frequency divider with an inductive peaking technique implemented in a current mode logic (CML) frequency divider. The proposed divider is composed with a master-slave flip-flop, and the master-slave flip-flop acts as a latch and read circuits which have the differential pair and cross-coupled n-MOSFETs. The cascode bias is applied in an inductive peaking circuit as a current source and the cascode bias is used for its high current driving capability and stable frequency response. The proposed divider is designed with $0.18-{\mu}m$ CMOS process, and the simulation used to evaluate the divider is performed with phase-locked loop (PLL) circuit as a feedback circuit. A divide-by-two operation is properly performed at a high frequency of 20 GHz. In the output frequency spectrum of the PLL, a peak frequency of 2 GHz is obtained witha divide-by-eight circuit at an input frequency of 250 MHz. The reference spur is obtained at -64 dBc and the power consumption is 13 mW.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.105-113
• /
• 2004

본 논문은 B-I (delay insensitive) 모델을 사용하는 비동기 프로세서의 메모리 동작 완료 신호 생성 회로를 제안한다. 제안된 설계 방법은 더미셀과 완료 신호 생성 회로를 이용하여 메모리의 읽기 및 쓰기 동작의 완료 신호를 생성한다. 비트라인과 메모리 셀의 지연을 고려하여 메모리를 지수적 블록 크기로 나누어 최소의 완료 신호 회로를 추가하여 D-I 모델로 동작하는 메모리를 설계하였다. 각 구역의 크기가 지수적으로 증가하도록 메모리를 분할하는 제안된 분할 알고리즘은 기존의 동일한 크기를 갖는 구역들로 메모리를 분할하는 방법에 비해 약 40% 정도 동작 지연을 개선하였다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.113-118
• /
• 2016

본 논문에서는 30 Hz의 프레임률로 동작하는 적외선 영상 투사기 (IR scene projector, IRSP)에서 투사되는 적외선 영상의 유효온도 감소를 최소화하기 위해 sub-frame 제어 기법을 적용한 IRSP용 신호입력회로 (read-in integrated circuit, RIIC)를 제안한다. 제안하는 sub-frame 제어 기법은 단위 프레임을 8개의 sub-frame으로 나누어 동일한 영상 데이터를 8회 refresh함으로써 픽셀 내 커패시터에 sampling된 영상 데이터가 유지 기간 동안 MOSFET 스위치를 통한 누설 전류로 인해 손실되는 정도를 감소시킨다. Emitter에서 투사되는 적외선 영상의 높은 유효온도를 위해 전류 구동형 RIIC를 설계하였으며, 외부의 DAC로부터 아날로그 전압 형태의 영상 데이터를 전송 받는다. 시제품 $64{\times}32$ RIIC array 칩은 매그나칩/SK하이닉스 $0.35{\mu}m$ 2-poly 4-metal CMOS 공정으로 제작되었으며, 출력 가능한 최대 데이터 전류는 $230.3{\mu}A$이다. 이를 $15k{\Omega}$의 저항 값을 갖는 시제품 emitter 소자에 인가할 시 mid-wavelength IR (MWIR) 대역을 기준으로 최대 $366.2^{\circ}C$의 유효온도를 갖는 적외선 영상의 투사가 가능하다.

• 한국정보전자통신기술학회논문지
• /
• 제11권6호
• /
• pp.742-750
• /
• 2018

본 논문에서는 $0.13{\mu}m$ BCD 공정 기반에서 5V MOS 소자만 사용하여 zero layer FTP 셀이 가능하도록 하기 위해 tunnel oxide 두께를 기존의 $82{\AA}$에서 5V MOS 소자의 gate oxide 두께인 $125{\AA}$을 그대로 사용하였고, 기존의 DNW은 BCD 공정에서 default로 사용하는 HDNW layer를 사용하였다. 그래서 제안된 zero layer FTP 셀은 tunnel oxide와 DNW 마스크의 추가가 필요 없도록 하였다. 그리고 메모리 IP 설계 관점에서는 designer memory 영역과 user memory 영역으로 나누는 dual memory 구조 대신 PMIC 칩의 아날로그 회로의 트리밍에만 사용하는 single memory 구조를 사용하였다. 또한 BGR(Bandgap Reference Voltage) 발생회로의 start-up 회로는 1.8V~5.5V의 전압 영역에서 동작하도록 설계하였다. 한편 64비트 FTP 메모리 IP가 power-on 되면 internal reset 신호에 의해 initial read data를 00H를 유지하도록 설계하였다. $0.13{\mu}m$ Magnachip 반도체 BCD 공정을 이용하여 설계된 64비트 FTP IP의 레이아웃 사이즈는 $485.21{\mu}m{\times}440.665{\mu}m$($=0.214mm^2$)이다.

• 전자공학회논문지D
• /
• 제35D권9호
• /
• pp.26-34
• /
• 1998

본 논문은 주사전자현미경(SEM)의 전자총을 이용하여 MCM 또는 PCB 회로기판의 신호연결선에서 전압차를 유도시켜 개방/단락 등의 결함을 측정 검사하는 방법을 제시한다. 본 실험에서는 주사전자현미경의 구조를 변형시키지 알고 회로기판의 개방/단락 검사를 실시할 수 있는 이중전위전자빔(Dual Potential) 검사방법을 사용한다. 이중전위전자빔(Dual Potential) 측정검사 방법은 이차전자수율 값 δ의 차이를 유기시키는 δ < 1 인 충전 전자빔과 δ > 1 인 읽기 전자빔을 사용하여 한 개의 전자총이 각각 다른 가속전압에 의해 생성된 두 개의 전자빔으로 측정하는 방법으로 특정 회로네트에 대한 개방/단락 등의 측정 검사가 가능하다. 또한 읽기 전자빔을 이용할 경우 검사한 회로 네트를 방전시킬 수 있어 기판 도체에 유기된 전압차를 없앨 수 있는 방전시험도 실시할 수 있어, 많은 수의 회로네트를 지닌 회로 기판에 대해 측정 검사할 때 충전되어 있는 회로네트에 대한 측정오류를 줄일 수 있다. 측정검사를 실시한 결과 glass-epoxy 회로기판 위에 실장된 구리(Cu) 신호연결선은 7KeV의 충전 전자빔으로 충전시키고 10초 이내에 주사전자현미경을 읽기 모드로 바꾸어 2KeV의 읽기 전자빔으로 구리표면에서의 명암 밝기 차이를 읽어 개방/단락 상태를 검사할 수 있었다. 또한 IC 칩의 Au 패드와 BGA의 Au 도금된 Cu 회로패드를 검사한 결과도 7KeV 충전 전자빔과 2KeV 읽기 전자빔으로 IC칩 내부회로에서의 개방 단락 상태를 쉽게 검사할 수 있었다. 이 검사방법은 주사전자현미경에 있는 한 개의 전자총으로 비파괴적으로 회로 기판의 신호 연결선의 개방/단락 상태를 측정 검사할 수 있음을 보여 주었다.

• 전자공학회논문지C
• /
• 제35C권8호
• /
• pp.1-9
• /
• 1998

A new parallel test algorithm and a built-in self test (BIST) architecture are developed to test various types of functional faults efficiently in content addressable memories (CAMs). In test mode, the read oepratin is replaced by one parallel content addressable search operation and the writing operating is performed parallely with small peripheral circuit modificatins. The results whow that an efficient and practical testing with very low complexity and area overhead can be achieved.