• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1732-1737
• /
• 2004

This paper proposes Internet-based checking technique for machine-tools with variant CNC (Computerized Numerical Controller). According to the architecture of CNC, CNC is classified into two types such as CAC (Closed Architecture Controller) which is conventional CNC, and OAC (Open Architecture Controller) which is a recently introduced PC-based controller. CAC has a closed architecture and it is dependent on CNC vender specification. Because of this, it has been very difficult for users to implement an application programs in CNC domain. Therefore, an additionally special module is required for Internet-based application such as remote checking. In this case, web I/O embedded module can be efficiently applied for Internet-based checking. The module is directly attached to TCP/IP network for communication. In order to obtain the monitoring data of CNC machines, the I/O signals of the module are assigned to PLC (Programmable Logic Controller) input and output (I/O) signals within CNC domain. On the other hand, OAC has a PC-based open architecture and an additional module is not necessary for the connection with external site. Because of this, a simple DAU is just used for signal sensing and data acquisition without additional communication modules. For Internet-based remote checking of machine-tools with OAC, a user-defined daemon and application programs are implemented as the form of internal function within the PC-based controller. Internet communication is performed between the daemon program in CNC domain and web script programs in external server. Checking points defined in this research are classified into two categories such as structured point and operational point. The formal includes the vibration of bearing, temperature of spindle unit and another periodical management. And the latter includes oil checking, clamp locking/unlocking and machining on/off status.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제9권4호
• /
• pp.447-454
• /
• 2003

MPLS 망의 경계에 위치한 레이블 에지 라우터는 다른 망과의 연동을 위해서 여러 가지 형태의 프레임을 처리할 수 있어야 한다. 라우터에서 프레임 처리 및 전달을 담당하는 포워딩 엔진은 라우터의 성능에 큰 영향을 미치는 요소이다. 본 논문에서는 여러 형태의 망과 연동 가능한 MPLS LER을 실현하기 위해서, 프로그램 가능한 이더넷 패킷 프로세서를 이용하여 포워딩 엔진을 구현하였다. 포워딩 엔진의 기반이 되는 프로그램 가능한 이더넷 패킷 프로세서에서 ATM 인터페이스를 통해서 들어오는 프레임을 처리하여 그 프레임의 목적지로 향하는 ATM 인터페이스로 보내기 위해서 이더넷 패킷 프로세서의 되돌림 기능을 사용하였다. 본 논문에서 구현된 포워딩 엔진의 성능을 프레임 되돌림 기능의 영향과 프레임을 처리하기 위해서 수행되는 명령어의 수 측면에서 실험을 통하여 분석하였다.

• Smart Structures and Systems
• /
• 제11권3호
• /
• pp.261-282
• /
• 2013

Structural health monitoring (SHM) is an application area of Wireless Sensor Networks (WSNs) which usually needs high data communication rate to transfer a large amount of monitoring data. Traditional sink node can only process data from one communication channel at the same time because of the single radio chip structure. The sink node constitutes a bottleneck for constructing a high data rate SHM application giving rise to a long data transfer time. Multi-channel communication has been proved to be an efficient method to improve the data throughput by enabling parallel transmissions among different frequency channels. This paper proposes an 8-radio integrated sink node design method based on Field Programmable Gate Array (FPGA) and the time synchronization mechanism for the multi-channel network based on the proposed sink node. Three experiments have been performed to evaluate the data transfer ability of the developed multi-radio sink node and the performance of the time synchronization mechanism. A high data throughput of 1020Kbps of the developed sink node has been proved by experiments using IEEE.805.15.4.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.31-43
• /
• 1999

본 논문의 주요 목표는 고성능 SVP(Stack-based Video Processor)를 설계하는 것이다. SVP는 과거에 제안된 스택 머신과 영상 프로세서의 최적의 측면만을 선택함으로써 더 좋은 구조를 갖도록 하는 포괄적인 구조이다. 본 구조는 객체 지향형 프로그램의 소규모의 많은 서브루틴을 가지고 있기 때문에 스택 버퍼를 갖는 준범용 S-RISC(Stack-based Reduced Instruction Set Comuter)를 이용하여 객체 지향형 영상 데이터를 처리한다. 그리고 MPEG-4의 반화소 단위 처리와 고급 모드 움직임 보상, 움직임 예측, SA-DCT(Shape Adaptive-Discrete Cosine Transform)가 가능하며, 절대값기, 반감기를 가지고 있어서 부호화하기로 확장할 수 있도록 하였다. SVP는 0.6㎛ 3-메탈 계층 CMOS 표준 셀 기준을 이용하여 설계되었으며, 110K 로직 게이트와 12Kbit SRAM 내부 버퍼로 이루어지고 50 MHz의 동작 속도를 가진다 . MPEG-4의 VLBL(Very Low Bitrate Video) 최대 전송율인 QCIF 15fps(frame per second)로 영상 재생 알고리즘을 수행한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.818-819
• /
• 2015

PAL-XFEL 장치에 사용 할 고전압 펄스 모듈레이터 출력파워는 수 ${\mu}s$ 범위의 짧은 고전압(400 kV), 대전류(500 A) 펄스를 요구한다. 이러한 펄스파워를 얻기 위해서 PFN(Pulse Forming Network)에 에너지를 축적하고, 플라즈마 스위치인 싸이라트론을 통하여 에너지를 신속하게 클라이스트론 쪽으로 전달한다. 클라이스트론은 모듈레이터에서 공급하는 펄스 전원을 이용하여 RF를 증폭하는 대출력 고주파 증폭장치이다. 고전압 펄스 모듈레이터 제어기는 고속펄스 신호처리 모듈(Fast Pulse Signal Conditioning Module), PLC(Programmable Logic Controller)로 구성되어 있다. 고전압 펄스 모듈레이터에 사용하는 대용량 싸이라트론은 고전력을 스위칭 할 때 발생하는 스위칭 노이즈는 매우 크다. 이러한 노이즈는 모듈레이터의 출력 시그널인 빔 전압, 빔 전류, EOLC(End of Line Clipper) 전류, DC high voltage에 섞여 있으면서 신호 왜곡 및 제어장치의 고장을 유발시킨다. 이처럼 노이즈가 많이 포함되어 있는 아닐로그 신호를 깨끗한 신호(a clean signal)로 바꾸어주는 노이즈 필터링 장치인 고속펄스 신호처리 모듈을 제작하여 실험한 결과를 알아보고 모듈레이터 인터록 시스템인 PLC에서 Dynamic Interlock의 응답시간을 빠르게 하기위한 회로 수정에 대한 결과에 관하여 기술하고자 한다.

• Journal of Computing Science and Engineering
• /
• 제12권1호
• /
• pp.24-35
• /
• 2018

Deep convolutional neural network (DCNN) is an advanced technology in image recognition. Because of extreme computing resource requirements, DCNN implementation with software alone cannot achieve real-time requirement. Therefore, the need to implement DCNN accelerator hardware is increasing. In this paper, we present a field programmable gate array (FPGA)-based hardware accelerator design of DCNN targeting handwritten Hangul character recognition application. Also, we present design optimization techniques in SDAccel environments for searching the optimal FPGA design space. The techniques we used include memory access optimization and computing unit parallelism, and data conversion. We achieved about 11.19 ms recognition time per character with Xilinx FPGA accelerator. Our design optimization was performed with Xilinx HLS and SDAccel environment targeting Kintex XCKU115 FPGA from Xilinx. Our design outperforms CPU in terms of energy efficiency (the number of samples per unit energy) by 5.88 times, and GPGPU in terms of energy efficiency by 5 times. We expect the research results will be an alternative to GPGPU solution for real-time applications, especially in data centers or server farms where energy consumption is a critical problem.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권2호
• /
• pp.244-253
• /
• 2000

병렬 컴퓨터의 메시지 전달에서 응용에 관계없이 일반적으로 우수한 경로 지정 및 스위칭 정책은 존재하지 않으므로, 사용자가 응용에 따라서 정책을 변경할 수 있게 하는 것이 바람직하다. 본 논문에서는 마이크로프로세서 구조에 기초한 경로 지정 엔진과는 달리, 성능의 감소 없이 융통성 있는 경로 지정과 스위칭 기능을 수행할 수 있는 조견표(look-up table) 경로 지정 엔진의 구현에 대하여 기술한다. 제안된 경로 지정 엔진은 조견표의 내용을 바꿈으로써 웜홀(wormhole), 가상 컷스루우(virtual cut-through) 및 패킷 스위칭(packet switching) 등은 물론, 다양한 경로 지정 알고리즘의 혼성(hybride)스위칭을 구현할 수 있다. 경로 지정 엔진의 조견표는 파이프라인 구조로 되어 있어, 하나의 플릿(flit) 정도의 저 지연을 가지므로, 단일 경로 지정 및 스위칭 정책을 하드와이어(hardwired)로 구현한 경우 보다 큰 성능의 감소 없이 다중의 경로 지정 동작을 중첩할 수 있다. 제안된 4개의 파이프 라인단은 해저드(hazard)를 일으키지 않으므로, 고 비용의 포워딩(forwarding) 회로가 필요 없다. 경로 지정 엔진은 시간공유의 컷스루우 버스나 크로스바(crossbar) 스위치를 갖는 단일 경로로 되어 있는 4개의 물리적 경로를수용할 수 있다. 제안된 경로 지정 엔진은 Xilinx 4000XL 시리즈 FPGA를 사용하여 구현되었다.

• 한국통신학회논문지
• /
• 제28권4B호
• /
• pp.298-305
• /
• 2003

본 논문에서는 ATM 기반 레이블 에지 라우터의 IP 패킷 포워딩 엔진을 위한 고성능 룩업 제어기를 제안하였다. 제안한 룩업 제어기는 IP 패킷에 대한 Best Effort 서비스 뿐만 아니라 MPLS(Multiprotocol Label Switching), VPN(Virtual Private Network), ELL(Emulated Leased Line), RT(Real Time) 서비스 등의 차별화된 서비스들을 제공할 수 있도록 설계하였다. 고속의 IP 주소 검색을 위하여 소프트웨어 기반의 알고리즘 방식을 사용하지 않고 TCAM(Ternary Content Addressable Memory) 기반의 하드웨어 방식을 적용하였으며, IP 패킷 헤더 처리 및 룩업 제어 기능을 고속으로 수행하기 위하여 룩업 제어 기능을 FPGA(Field Programmable Gate Array)로 구현하였다. 룩업 제어기는 사용자의 차별화된 다양한 요구를 수용할 수 있으며, 성능 향상을 위하여 파이프라인 기법으로 처리되도록 설계하였다. 또한 패킷 헤더의 여러 영역을 조합한 비교키에 대한 룩업 기능을 수행하기 위하여 2단계 검색 메카니즘을 가지며, 시뮬레이션을 통하여 제안한 룩업 제어기는 약 16Mpps의 성능을 보였다.