• 한국정보처리학회논문지
• /
• 제1권2호
• /
• pp.263-271
• /
• 1994

제조장치의 네트워크 환경은 PLC, 로보트와 같은 프로그래머블디바이스에 Mini- MAP 네트워크 접속장치를 장착하여 원격제어가 가능한 공정한 네트워크 시스템 구성 이 연구되고 있다. 본 논문에서 설계된 공정 네트워크 접속장치는 MAP 3.0 규격을 근거로 MAC부 계층은 TBC(token bus controller)가 수행하고, LLC부 계층은 class 3으로, 응용계층은 MMS(manufacturing message standard)를 기본으로 설계하였다. 구현된 소프트웨어는 Mini-MAP의 실시간 정보 전송 성능을 보존하기 위하여 C Exec. 의 real-time executive를 기반으로 설계하여 firmware로 탑재하였다. 본 접속장치는 군관리 공정 모델에서 시험 운영하였으며, LLC 계층의 오류검출과 전송기능은 프로토 콜 분석기를 이용하여 확인하였으며, MMS는 적합성 시험을 이미 받은 MMS를 탑재한 상용제품과의 통신운영을 통하여 적합성 시험을 확인하였다.

• Journal of Information Processing Systems
• /
• 제14권1호
• /
• pp.162-175
• /
• 2018

Currently, electricity consumption and feedback mechanisms are being widely researched in Internet of Things (IoT) areas to realise power consumption monitoring and management through the remote control of appliances. This paper aims to develop a smart electricity utilisation IoT platform with a deep belief network for electricity utilisation feature modelling. In the end node of electricity utilisation, a smart monitoring and control module is developed for automatically operating air conditioners with a gateway, which connects and controls the appliances through an embedded ZigBee solution. To collect electricity consumption data, a programmable smart IoT gateway is developed to connect an IoT cloud server of smart electricity utilisation via the Internet and report the operational parameters and working states. The cloud platform manages the behaviour planning functions of the energy-saving strategies based on the power consumption features analysed by a deep belief network algorithm, which enables the automatic classification of the electricity utilisation situation. Besides increasing the user's comfort and improving the user's experience, the established feature models provide reliable information and effective control suggestions for power reduction by refining the air conditioner operation habits of each house. In addition, several data visualisation technologies are utilised to present the power consumption datasets intuitively.

• 한국정보통신학회논문지
• /
• 제26권3호
• /
• pp.355-366
• /
• 2022

본 논문은 프로그램 가능한 구조를 사용하여 재구성이 가능하고 저 전력 초소형의 장점을 모두 제공하는 인공지능 가속기를 위한 마이크로코드 기반 뉴럴 네트워크 가속기 컨트롤러를 제안한다. 대상 가속기가 다양한 뉴럴 네트워크 모델을 지원하도록 마이크로코드 컴파일러를 통해 뉴럴 네트워크 모델을 마이크로코드로 변환하여 가속기의 메모리 접근과 모든 연산기를 제어할 수 있다. 200MHz의 System Clock을 기준으로 설계하였으며, YOLOv2-Tiny CNN model을 구동하도록 컨트롤러를 구현하였다. 객체 감지를 위한 VOC 2012 dataset 추론용 컨트롤러를 구현할 경우 137.9ms/image, mask 착용 여부 감지를 위한 mask detection dataset 추론용으로 구현할 경우 99.5ms/image의 detection speed를 달성하였다. 제안된 컨트롤러를 탑재한 가속기를 실리콘칩으로 구현할 때 게이트 카운트는 618,388이며, 이는 CPU core로서 RISC-V (U5-MC2)를 탑재할 경우 대비 약 65.5% 감소한 칩 면적을 제공한다.

• 한국항행학회논문지
• /
• 제26권4호
• /
• pp.211-218
• /
• 2022

연속파 레이다는 카메라나 라이다와 같은 센서에 비해서 안정성과 정확성이 보장된다는 장점이 있다. 또한 이진 신경망은 다른 딥러닝 기술에 비해서 메모리 사용량과 연산 복잡도를 크게 줄일 수 있는 특징이 있다. 따라서 본 논문에서는 연속파 레이다와 이진 신경망 기반 사람 식별 및 동작 분류 시스템을 제안한다. 연속파 레이다 센서를 통해 수신된 신호를 단시간 푸리에 변환함으로써 스펙트로그램을 생성한다. 이 스펙트로그램을 기반으로 레이다를 향해 사람이 다가오는지 감지하는 알고리즘을 제안한다. 더불어, 최적화된 이진 신경망 모델을 설계하여 사람 식별 90.0%, 동작 분류 98.3%의 우수한 정확도를 지원할 수 있음을 확인하였다. 이진 신경망 연산을 가속하기 위해 FPGA (field programmable gate array)를 이용하여 이진 신경망 연산에 대한 하드웨어 가속기를 설계하였다. 해당 가속기는 1,030개의 로직, 836개의 레지스터, 334.906 Kbit의 블록 메모리를 사용하여 구현되었고, 추론에서 결과 전송까지 총 연산 시간이 6 ms로 실시간 동작이 가능함을 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제20권3호
• /
• pp.511-519
• /
• 2017

This Paper introduces the design and communication method between PLC (Programmable Logic Controller) and Arduino based on MODBUS Protocol. MODBUS connection can be established in a new or existing system very easily, therefore we used this protocol in our proposed system. In the field of automatic devices, multi-function serial port such as RS232, RS422, RS485, and so on creates a great convenience to the developer. This proposed system used RS485 as a key mediator for data exchanging on a connected network. We also believe that it will reduce the development cost in various automated industry because this system can be reused or can be implemented any such PLC installed machines. RS485 is used as a communication interface between PLC (as a slave) and Arduino (as a master), through which a reliable network is created for safe and fast communication. Furthermore, RS485 allows multiple devices(up to 32) to communicate at half duplex on a single pair of wires and provides a long connectivity area (up to 1200 meters) as compare to other device, which makes it a user-friendly for various devices in the automated industry. Moreover, Arduino can play as a mediator by connecting third party device and setup a communication network with PLC.

• 한국지능시스템학회논문지
• /
• 제11권5호
• /
• pp.426-432
• /
• 2001

본 논문은 진화형 하드웨어를 이용하여 생물의 정보처리 시스템인 셀룰라 오토마타 신경망의 구현에 관한 연구이다. 셀룰라 오토마타 신경망은 진화 및 발생을 기반으로 한 신경망 모델이다. 진화는 다양성을 주요 근원을 제공하는 돌연변이 및 재 조합 비율에 의하여 비결정론이며, 발생은 결정론 적이며 지역적인 무리현상을 따른다. 셀룰라 오토마타 신경망은 셀룰라 오토마타에 의해 신경망 내부의 각 셀의 상태를 발생시키고, 초기 셀을 유전자 알고리즘의 개체로 간주하여 초기 셀이 진화 알고리즘을 통해 진화함으로써 신경망이 진화하는 시스템이다. 본 논문은 이 시스템을 진화형 하드웨어 이용하여 하드웨어로 구현하였다. 진화형 하드웨어는 진화 알고리즘과 재구성하드웨어의 결합체이다. 즉, 재구성 하드웨어의 구성에 필요한 bit를 유전자 알고리즘의 개체로 간주한 것이다. 진화 알고리즘을 수행하기 위해 유전자 알고리즘 프로세서를 설계하였으며, 셀룰라 오토마타 신경망이 유전자 알고리즘의 개체와 셀룰라 오토마타 룰에 의해 자동적으로 신경망을 생성하기 위해 신경망을 이루는 셀들로 설계하였다. 제안된 시스템의 효율성을 검증하기 위해 Exclusive-OR 문제에 적용하였다.

• 대한전자공학회논문지TC
• /
• 제38권10호
• /
• pp.1-9
• /
• 2001

ATM-PON(Passive Optical Network)에서 OLT(Optical Line Termination)가 ONU(Optical Network Unit)에게 동적으로 대역폭을 할당하기 위하여 MAC(Medium Access Control) 프로토콜이 필요하다. 이를 통하여 OLT는 ONU의 정보를 수집하고 각 ONU에게 효율적으로 승인을 제공한다. MAC 프로토콜의 두 가지 중요한 기능은 승인 요청 절차와 승인 분배 알고리즘이다. 후자는 TC(Transmission Convergence) 기능모듈에서 연산 량이 가장 많은 부분이며, 칩 면적에서 비교적 큰 부분을 차지하고, 전체 동작 속도를 제한하는 요소가 되기도 하며, 각 트래픽에 대한 서비스 품질을 보장할 수 있도록 설계되어야 한다. 본 논문에서는 MAC을 FPGA를 이용하여 구현하며, 이것은 활동중인 ONU의 수와 큐 길이 정보에 따라 동적으로 대역폭을 할당하며, 각 ONU의 셀 지연변이를 최소화하기 위하여 승인을 등 간격으로 배분한다. 동적인 대역할당을 위하여 MAC 스케쥴러의 구조는 프로그램 가능한 look-up 테이블을 가지고 있다. 또한 이 구조는 단순하면서도 적은 칩 면적과 적은 지연시간을 가지고 있다.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2011년도 춘계학술대회 논문집
• /
• pp.1195-1201
• /
• 2011

Since the release of safety standard IEC 61508 which defines functional safety of electronic safety-related systems, SIL(Safety Integrity Level) certification for railway systems has gained lots of attention lately. In this paper, we propose a new design technique of the computer board for train control systems with high reliability and safety. The board is designed with TMR(Triple Modular Redundancy) using a certified SIL3 Texas Instrument(TI)'s TMS570 MCU(Micro-Controller Unit) to guarantee safety and reliability. TMR for the control device is implemented on FPGA(Field Programmable Gate Array) which integrates a comparator, a CAN(Controller Area Network) communication module, built-in self-error checking, error discriminant function to improve the reliability of the board. Even if a malfunction of a processing module occurs, the safety control function based on the proposed technique lets the system operate properly by detecting and masking the malfunction. An RTOS (Real Time Operation System) called FreeRTOS is ported on the board so that reliable and stable operation and convenient software development can be provided.

• International Journal of Aeronautical and Space Sciences
• /
• 제18권4호
• /
• pp.675-687
• /
• 2017

In the aerospace industry, we have produced various models according to operational conditions and the environment after development of the base model is completed. Therefore, when design change is necessary, there are modification and updating costs of the circuit whenever environment variables change. For these reasons, recently, in various fields, system designs that can flexibly respond to changing environmental conditions using field programmable gate arrays (FPGAs) are attracting attention, and the rapidly changing aerospace industry also uses FPGAs to organize the system environment. In this paper, we design the controller area network (CAN) intellectual property (IP) protocol used instead of the avionics protocol that includes ARINC-429 and MIL-STD-1553, which are not suitable for small unmanned aerial vehicle (UAV) systems at the register transistor logic (RTL) level, which does not depend on the FPGA vender, and we verify the performance. Consequentially, a Spartan 6 FPGA model-based system on chip (SoC) including an embedded system is constructed by using the designed CAN communications IP and Xilinx Microblaze, and the configured SoC only recorded an average 32% logic element usage rate in the Spartan 6 FPGA model.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.93-102
• /
• 2000

본 논문은 DAMA-SCPC 위성통신 시스템의 디지털 모뎀의 기능 및 성능 규격들을 제시하고, 제시한 규격을 만족하는 위성모뎀의 구조 설계 및 구현에 대하여 기술한다. 다양하면서 융통성이 요구되는 위성모뎀의 규격들을 만족시키기 위하여 디지털 신호 처리기(DSP)와 프로그래머블 게이트 어레이(FPGA)를 기반으로 하여 설계 및 구현되었다. 구현된 위성모뎀은 DAMA-SCPC 위성통신 시스템에 통합하여 수행한 시험에서 안정된 동작과 제시된 기능 및 성능 규격을 모두 만족함을 검증하였다. 연속모드(at Eb/No=4.7, FEC=3/4) 에서 측정된 BER은 약 1×10E-4의 성능을 보여 주었다.