• 한국통신학회논문지
• /
• 제34권5A호
• /
• pp.355-362
• /
• 2009

In real-time communication services, delay constraints are among the most important QoS (Quality of Service) factors. In particular, it is difficult to guarantee the delay requirement over wireless channels, since they exhibit dynamic time-varying behavior and even severe burst-errors during periods of deep fading. Channel throughput may be increased, but at the cost of the additional delays when ARQ (Automatic Repeat Request) schemes are used. For real-time communication services, it is very essential to predict data deliverability. This paper derives the delay distribution and the successful delivery probability within a given delay budget using a priori channel model and a posteriori information from the perspective of queueing theory. The Gilbert-Elliot burst-noise channel is employed as an a Priori channel model, where a two-state Markov-modulated Bernoulli process $(MMBP_2)$ is used. for a posteriori information, the channel parameters, the queue-length and the initial channel state are assumed to be given. The numerical derivation is verified and analyzed via Monte Carlo simulations. This numerical derivation is then applied to a rate control scheme for real-time video transmission, where an optimal encoding rate is determined based on the future channel capacity and the distortion of the reconstructed pictures.

• 한국산학기술학회논문지
• /
• 제14권4호
• /
• pp.1683-1689
• /
• 2013

협상과정을 Markov 확률과정으로 전제하고 확률과정의 상태별 이행확률의 크기가 협상참가자의 사적인 정보에 의하여 결정된다고 가정한다. 예를 들어, 판매자와 구매자의 가격협상의 예에서 협상상대방의 특징-예를 들어, 유보가격-에 대한 정보가 사적인 정보일 때 협상참가자 모두가 수용가능한 가격을 찾는 과정이 이행확률의 크기에 영향을 받고, 결과적으로 협상지연의 정도를 결정함을 보인다. 또한 협상의 참가자가 모두 교대로 제안을 하는 제안과 대응제안의 방법의 협상에서보다 협상참가자중 어느 한 쪽의 일방에서 제안을 하는 방법의 협상에서 협상지연이 더욱 길어짐을 보인다.

• 한국지능시스템학회논문지
• /
• 제13권3호
• /
• pp.293-299
• /
• 2003

본 논문은 인터넷 상에서 임의로 변화하는 입력지연을 갖는 불확실 퍼지 시스템의 지능형 강인 퍼지 제어기 설계를 논의한다. 임의로 변화하는 입력지연은 유한개의 상태를 갖는 마코프 확률과정으로 표현된다. 디지털 안정화기를 설계하기 위하여 연속시간 Takagi-Sugeno 퍼지 시스템을 이산화하며 제어기의 입출력단에 영차의 샘플/홀드 함수를 가정한다.이산화된 시스템은 확률적 과정에 따라 변화하는 도약 시스템으로 표현된다. 확률적 강인 안정가능성 조건은 선형 행렬 부등식의 형태로 표현된다.

• 전기전자학회논문지
• /
• 제21권4호
• /
• pp.416-419
• /
• 2017

본 논문에서는 고속 DDR3/DDR4 SDRAM을 위한 새로운 디지털 지연고정루프 (delay-locked loop: DLL)를 제안한다. 제안하는 디지털 DLL은 디지털 지연라인의 boundary switching 문제에 의한 jitter 증가 문제를 제거하기 위하여 위상보간 (phase interpolation) 방식의 파인지연라인 (fine delay line)을 채택하였다. 또한, 제안하는 디지털 DLL은 harmonic lock 문제를 제거하기 위하여 새로운 점진직 검색 (gradual search) 알고리즘을 사용한다. 제안하는 디지털 DLL은 1.1V, 38-nm CMOS DRAM 공정으로 설계되었으며, 0.25-2.0 GHz의 주파수 동작 영역을 가진다. 2.0 GHz에서 1.1 ps의 피크-투-피크 (p-p) 지터를 가지며, 약 13 mW의 전력소모를 가진다.

• 한국지능시스템학회논문지
• /
• 제14권3호
• /
• pp.298-303
• /
• 2004

본 논문은 임의의 입력지연을 갖는 Takagi-Sugeno (T-S) 퍼지 시스템의 관측기 기반 출력궤환 제어 시스템을 논의한다. 설계된 연속시간 T-S 퍼지 관측기 시스템을 영차의 샘플/홀드 함수를 이용하여 이산시간 관측기를 설계한다. 이때 플랜트와 관측기의 출력에러가 제어기를 통하여 궤환되기 때문에 이산화 과정에서 발생한 에러를 보정할 수 있다. 여기에서 시스템의 제어 입력은 임의로 변화하는 유한개의 상태를 갖는 마코프 확률과정으로 표현한다. 생성된 시스템의 확률적 안정 가능성 조건은 선형 행렬 부등식의 형태로 표현한다. 이러한 결과를 2자유도 헬리콥터의 모델에 대한 모의실험을 통하여 효용성을 확인한다.

• Journal of Power Electronics
• /
• 제19권1호
• /
• pp.179-189
• /
• 2019

Four-quadrant converters (4QCs) are widely used as AC-DC power conversion interfaces in many areas. A control delay commonly exists in the digital implementation process of 4QCs, especially for high power 4QCs with a low switching frequency. This usually results in alternating current distortion, increased current harmonic content and system instability. In this paper, the control delay is divided into a computation delay and a PWM delay. The impact of the control delay on the performance of a 4QC is briefly analyzed. To obtain a fundamental value of AC current that is as accurately as possible, a specific sampling method considering the PWM pattern is introduced. Then a current predictive control based on a modified z-transform is proposed, which is effective in reducing the control delay and easy in terms of digital implementation. In addition, it does not depend on object models and parameters. The feasibility and effectiveness of the proposed predictive current control method is verified by simulation and experimental results.

• ETRI Journal
• /
• 제40권6호
• /
• pp.693-698
• /
• 2018

This paper presents a true-time delay (TTD) using a commercial $0.13-{\mu}m$ CMOS process for wideband phased-array antennas without the beam squint. The proposed TTD consists of four wideband distributed gain amplifiers (WDGAs), a 7-bit TTD circuit, and a 6-bit digital step attenuator (DSA) circuit. The T-type attenuator with a low-pass filter and the WDGAs are implemented for a low insertion loss error between the reference and time-delay states, and has a flat gain performance. The overall gain and return losses are >7 dB and >10 dB, respectively, at 2 GHz-18 GHz. The maximum time delay of 198 ps with a 1.56-ps step and the maximum attenuation of 31.5 dB with a 0.5-dB step are achieved at 2 GHz-18 GHz. The RMS time-delay and amplitude errors are <3 ps and <1 dB, respectively, at 2 GHz-18 GHz. An output P1 dB of <-0.5 dBm is achieved at 2 GHz-18 GHz. The chip size is $3.3{\times}1.6mm^2$, including pads, and the DC power consumption is 370 mW for a 3.3-V supply voltage.

• 국제학술발표논문집
• /
• The 4th International Conference on Construction Engineering and Project Management Organized by the University of New South Wales
• /
• pp.614-620
• /
• 2011

Delays in completing construction projects have significant financial and social impact to all parties involved in the construction process and in particular in developing countries. This is very evident in most construction projects in Libya and in both public and private sectors. The research study was initiated by Libyan Government and the main aim of the project is to develop a new strategy in reducing the impact of delay factors. In order to achieve this, a number of objectives have been set-to conduct a comprehensive literature survey, to conduct a comparative study of the delay factors in project completion in both Libya and UK using semi structured questionnaire and finally, to identify and analyse the causes of delay and ranked them using frequency of occurrence and severity. The critical causes of delay for construction projects were quite different between Libya and UK. For the former, the most critical causes of delay in Libyan construction industry were low skills of manpower, changes in the scope of the project, slowness in giving instruction and poor qualification of consultant, while for the latter they were financial problems, bad weather conditions on the job site and change in the scope of project. Statistical experiments including Paired Samples T-Test, was run to test the significance of the survey data in both countries Libya and UK. The statistical results confirmed the collected data from the survey were significant.

• 한국건설관리학회논문집
• /
• 제7권5호
• /
• pp.138-148
• /
• 2006

작업의 지연을 줄이거나 예방하기 위해서는 작업지연상황을 지속적으로 확인하여 작업지연을 야기하는 원인을 찾아내고 대책을 세워야 한다. 그래서 지금까지 작업지연기간 산정방법 또는 작업지연의 클레임 사례에 관한 연구 등이 이루어졌으나 프로젝트 종료 후 결과에 의한 분석방법이나 원인분류체계를 제시한 것이 대부분이다. 건설 프로젝트는 동일한 조건하에서도 주변 환경에 따라 결과값이 다르게 나타나는 일회성이 강한 분야 중에 하나이다. 따라서 공사 진행 중에 발생하는 작업지연에 대해 효과적으로 대처할 수 있는 분석방법과 절차가 필요하다. 본 연구는 작업지연 원인분석 범위를 프로젝트내의 현장관리 분야로 국한하고 작업지연 원인분류 체계를 투입요소를 대상으로 작업지연 원인인자와 작업지 연 원인속성으로 나눴다. 작업지 연 원인분류 체계는 전문가 인터뷰 및 설문조사를 통해 검증하고 작업지 연 원인속성 및 원인인자의 특성을 분석하고 VSM을 응용한 작업지연 원인 분석방법 및 절차를 제시한다.

• 한국전자통신학회논문지
• /
• 제18권4호
• /
• pp.571-578
• /
• 2023

본 논문에서는 차내 통신을 위한 데이터 송신기에 지연고정루프를 접목한 회로를 제안한다. 낮은 전자기 간섭 특성을 가진 송신기의 설계를 위해 낮은 슬루율을 가지며, 회로 소자의 공정에 따른 변화로 인한 슬루율 변화량을 보정할 수 있는 지연고정루프를 적용하였다. 시뮬레이션 결과에 의하면, 지연고정루프가 적용된 송신기는 기존의 송신기보다 낮은 슬루율 변화량을 가진다. 제안한 구조의 회로는 65nm 공정으로 설계되었으며, 데이터 전송속도는 20Mbps, 공급전압은 1.1V이다. 지연고정루프가 있는 송신기는 기존의 송신기에 대비하여 빠른 조건에서 53.6% 낮은 슬루율 변화량, 느린 조건에서 13.07% 낮은 슬루율 변화량을 가진다.