• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.1094-1101
• /
• 2013

본 논문은 4-Way 캐쉬의 선택된 element만을 사용하여 어플리케이션 수행 사이클을 줄인 향상된 동적 분기 예측기를 제안한다. 제안된 동적 분기 예측기는 분기명령어가 페치되면 MRU 버퍼를 참조하여 4-Way 캐쉬의 선택된 element에서 타깃 주소를 얻으므로, 모든 element에 접근하는 기존의 동적 분기 예측기보다 제한된 전력하에서 BTAC entry 수를 증가시킬 수 있어 분기 예측 성공률과 어플리케이션의 수행속도가 상당히 향상된다. 제안된 동적 분기 예측기의 효율성을 SMDL 시스템에 의해 생성된 코어가 벤치마크 어플리케이션을 수행하여 검증한다. 실험결과 동적 분기 예측기가 없는 코어에 비해 생성된 코어의 어플리케이션 수행 사이클은 평균 10.1% 감소하고 어플리케이션의 전력소모는 7.4% 증가한다. 기존 동적 분기 예측기를 사용하는 코어에 비해 수행 사이클은 평균 4.1% 줄어든다.

• 한국지능시스템학회논문지
• /
• 제20권4호
• /
• pp.483-488
• /
• 2010

센서시스템을 이용한 상시감시는 발전소의 효율적인 운전과 안전을 담보하는 데 필수적이다. 상시감시기술을 구현하기 위해서는 우선 센서로부터 전송된 신호로부터 발전소 운전파라미터의 참값을 예측하는 모델 즉 Auto-association (AA) 모델을 확보하는 것이 중요하다. 이를 위해 본 논문에서는 Support Vector Regression (SVR)과 Partial Least Square Regression (PLSR)을 이용하는 방안을 각각 제시한다. 이렇게 해서 구축된 모델은 모니터해야 할 파라미터가 많을 때에도 쉽게 적용할 수 있다. 실제 발전소에서 수집된 데이터셋을 이용하여 AA 모델링의 정확도 및 민감도를 비교한 결과, 정확도 면에서는 SVR이 우수한 반면 민감도 면에서는 PLSR이 다소 나은 것으로 나타났다.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.47-54
• /
• 2007

본 논문은 내장형 프로세서의 소비 전력을 줄이기 위한 저전력 TLB 구조를 제안하고자 한다. 제안된 TLB는 다수의 뱅크로 구성되어지며, 각각의 뱅크들은 하나의 블록 버퍼와 하나의 비교기를 포함한다. 블록 버퍼와 메인 뱅크는 특정 비트를 이용하여 선택적으로 접근이 가능하다. 그러므로 필터링 구조처럼 블록 버퍼에서 적중이 발생하면 메인 TLB 뱅크의 구동 소비 전력이 없고 단지 하나의 엔트리로 구성된 블록 버퍼에 의한 소비 전력만 발생함으로써 소비 전력을 효과적으로 줄일 수 있다. 또한 다른 계층적 구조와는 달리 이중 사이클에 대한 오버헤드가 1%로써 거의 무시 가능하다. 이에 반해 대표적인 계층 구조인 필터 구조의 경우 대략 5%이상 발생하게 되며, 제안된 구조와 동일한 구조를 가지지만 연속적 접근 판별 알고리즘을 사용하지 않은 동일한 구조의 블록 버퍼-뱅크 구조의 경우 15% 이상의 이중 사이클 오버헤드가 발생하게 된다. 이러한 이중 사이클은 프로세서의 성능 저하를 초래함으로써 데이터의 경우 특히 적용이 어려운 단점으로 지적되었다. 소비 전력의 감소 효과는 기존 완전 연관 구조에 비해 95%, 필터 구조에 비해 90%, 연속적 접근 판별 알고리즘 사용하지 않은 동일 구조에 비해 40%의 소비 전력 감소 효과를 얻을 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권3호
• /
• pp.371-375
• /
• 2010

SSD는 NAND 플래시 메모리 기반의 저장장치로 속도가 빠르고, 전력 소모량이 작으며, 충격과 진동에 강하다는 좋은 특성 때문에 PC뿐 아니라 스토리지 서버 등에서도 사용되는 경우가 늘고 있다. NAND 플래시 메모리는 덮어쓰기가 불가능하다는 제약이 있으므로 SSD에서는 일반적으로 FTL이라고 불리는 소프트웨어 계층을 사용한다. 다양한 형태의 FTL 중 페이지 단위 변환에 기반한 FTL은 유연성이 높고 효율적인 쓰레기 수집 작업이 가능하다는 점에서 가장 성능이 좋다고 알려져 있다. 한편 이 방법은 64GB MLC SSD의 경우 64MB 크기의 변환 테이블이 메모리에 올라와 있을 것을 요구하므로 현실적인 사용이 제한되어 있다. 본 논문에서는 효율적인 캐시 구조를 통해 SSD에서도 순수한 페이지 단위 변환을 사용하는 방법을 제안한다. 제안된 방법에서는 매핑 테이블 메타 데이터를 사용해 완전 연관 캐시를 구성하고 캐시크기에 무관하게 O(1)시간에 주소를 변환한다 다양한 환경에서 수집한 트레이스를 이용한 시뮬레이션 결과 32KB의 캐시 공간의 경우 80% 이상, 512KB의 경우 90% 이상의 적중률을 보였다. 이 경우 메모리 사용량은 64MB의 1. 9% 에 불과하며 캐시 미스로 인한 오버헤드는 실행시간 기준으로 2% 미만으로 측정되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.463-475
• /
• 2009

플래시 메모리는 일관된 성능, 저전력 및 내구성 등의 특징으로 인해 실시간 시스템에 적합한 저장장치로 주목 받고 있다. 하지만 플래시 메모리는 무효화된 페이지의 가비지 컬렉션 수행을 위한 정체 시간(blocking time)을 필요로 하는데, 기존의 플래시 메모리 관리 기법에서는 가비지 컬렉션을 위한 최대 정체 시간(worst case blocking time)과 최소 정체 시간(best case blocking time)의 차가 크다는 문제점이 있다. 본 논문에서는 KAST라 불리는 FTL(Flash Translation Layer)을 제안하며, 제안 시스템에서 사용자는 가비지 컬렉션에 따른 최대 정체 시간을 설정할 수 있도록 한다. 실험을 통해 KAST는 사용자가 설정한 시간 내 가비지 컬렉션을 완료하며, 기존 FTL 보다 10~15% 성능 향상을 보임을 확인한다.

• 한국융합학회논문지
• /
• 제11권5호
• /
• pp.153-158
• /
• 2020

본 연구는 정상 노인과 초기 단계의 노년기 인지 장애(경도인지장애(MCI), 경도 치매)의 선별검사인 대면 이름대기와 범주 이름대기의 예측력을 파악하였다. 노년기 인지장애로 진단을 받은 340명(정상 노인 203명, MCI 106명, 경도 치매 31명)을 분석하였다. 대면 이름대기는 단축형 한국판 보스턴 이름대기 검사로 측정하였고, 범주 이름대기는 통제연상단어검사의 의미검사와 음소검사를 이용하여 측정하였다. 이름대기 검사의 예측 성능을 비교하고자 다항 로지스틱 회귀분석을 수행한 결과, 대면 이름대기와 범주 이름대기 검사 모두 일반노인에서 MCI와 경도 치매를 감별하는데 유의미한 효과가 확인되었다(p<0.05). 반면, MCI에서 경도 치매를 감별할 때, 범주 이름대기의 음소검사는 교차비가 유의미하지 않았다. 본 연구의 결과는 MCI에서 경도 치매를 감별할 때, 범주 이름대기의 총점만을 측정기준으로 분석하는 것은 유의하지 않을 가능성이 높음을 시사한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권4호
• /
• pp.213-225
• /
• 2007

최근 디지털 카메라, MP3 플레이어, 핸드폰과 같이 이동성이 중요한 요소로 차지하는 기기들이 많이 등장하였다. 이에 따라 소형화, 대용량화, 저 전력화, 비휘발성, 고속화 그리고 충격에 강한 저장장치가 필요하게 되었다. 플래시 메모리는 이러한 요구사항을 만족시키는 저장장치이다. 플래시 메모리는 하드웨어적 특성으로 인해 쓰기 전 소거(erase-before-write)연산을 수행해야만 한다. 따라서 플래시 메모리를 효과적으로 동작시키기 위해서 FTL이 필요하다. FTL은 플래시 메모리의 단점을 보완해주면서 상위파일 시스템을 그대로 사용할 수 있는 장점을 가진다. 따라서 차후 디스크는 플래시 메모리로 대체될 것이다. 대부분의 PC에서 윈도우즈 기반의 OS를 사용하기 때문에 기존 FTL이 윈도우즈 기반의 OS에서 어떠한 성능을 보이는지 분석할 필요가 있다. 본 논문에서는 실험속도를 빠르게 하기 위해 FTL 성능분석도구를 개발한다. 이를 이용하여 여러 FTL 알고리즘들이 윈도우즈 기반의 OS의 디스크 I/O를 처리하는 성능을 분석한다. FTL의 성능은 매핑 방법, 한 블록 내에 섹터를 기록하는 방법과 덮어쓰기의 처리방법 둥을 분석하여 비교가 가능하다. 실험한 FTL중 개선된 로그 블록 기법이 실험 결과 중에 가장 좋은 성능을 보인다. 따라서 차후 디스크가 플래시 메모리로 대체 될 경우, 로그 블록 기법을 잘 적용 시켜야 할 것이다.

• 한국교육논총
• /
• 제42권1호
• /
• pp.1-34
• /
• 2021

이 논문은 세계사적 단계들과 그 구분 원리를 제시하는 柄谷行人(가라타니 고진)의 『세계사의 구조』와 Deleuze와 Guattari의 『안티 오이디푸스』를, 사건을 보고하는 육하원칙이라는 공통항에 입각하여 해석하고 비교한다. 평가적 비교의 전 단계로서의 해석적 비교는 두 저서의 텍스트적 해석과 비교, 그리고 교육적 측면에서의 해석과 비교로 반복하여 두 번 시행된다. 이 논문에서 사용한 사건적 교육은 본성적 교육과 대비된다. 텍스트적 비교에 있어서, 1) 육하원칙의 What은 Kant와 Nietzsche적 Marx 활용, 2) Who는 교환하는 인간과 생산적 기계라는 현실적 주체, 3) When/Where는 교환양식과 기입양식이라는 사회, 4) How는 세계동시혁명과 분열증적 과정이라는 혁명의 방도, 5) Why는 연합적 인간과 욕망해방적 비인간이라는 이상적 주체이다. 교육적 비교에 있어서, 1) 교육의 경로로서의 What은 자율적 윤리성과 능동적 힘, 2) 교육의 현실적 주체의 긍정성으로서의 Who는 이념적 긍정성과 실재적인 힘의 긍정성, 3) 교육의 사이-시공간으로서의 When/Where는 개체들 사이의 공약불가능한 소통적 시공간과 기계들 사이의 갈등적 시공간, 4) 이미-있음의 이상에 도달하는 교육의 방법으로서의 How는 과거에 이미 있던 이상의 비자발적 회복과 현재에 이미 있는 과정의 완성과 돌파, 5) 교육의 목적으로서의 Why는 코스모폴리턴과 위버멘쉬이다.

• 한국시뮬레이션학회논문지
• /
• 제18권3호
• /
• pp.103-112
• /
• 2009

원자력발전소에서 센서의 주기적 교정은 안전운전을 위해 꼭 필요하다. 그러나 실제 드리프트가 발생하여 교정을 요하는 센서는 약 2% 미만이다. 또한, 센서의 작동 상태를 매 핵연료 주기마다 수행하는 것은 고장 혹은 드리프트가 발생한 센서를 최대 18개월까지 감지하지 못한 채 운전할 위험이 있다. 원전의 안전운전 및 불필요한 교정을 줄이기 위해 센서의 상시 교정 감시가 필요하다. 이를 위해 주성분 분석과 Support Vector Regression(SVR)을 이용한 PCSVR 알고리즘을 개발하였고, 고리원전 3호기의 출력증발 데이터를 이용하여 검증하였다. 주성분분석은 선형변환을 통한 입력공간의 축소 및 노이즈 제거 효과를 나타내며, AASVR은 해석학적 및 기계학적 모델로 모델링하기 힘든 복잡계를 쉽게 나타낼 수 있는 장점이 있다. SVR의 세가지 파라미터는 반응표면분석법에 의해 최적화하였다. 센서의 고장탐지를 위해 모델 출력의 잔차를 슈하르트 관리도, EWMA, CUSUM 및 일반화우도비검정(GLRT)을 통해 그 결과를 비교하였다. 미세한 드리프트에 대해 CUSUM과 GLRT가 우수한 결과를 보였다. 개발된 알고리즘은 수출형 원전 APR1000 설계시 적용가능 할 것으로 판단된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제37권5호
• /
• pp.292-303
• /
• 2010

온칩(on-chip) 캐쉬는 외부 메모리로의 접근을 감소시키며 빈번하게 접근되기 때문에 내장형 시스템의 성능과 에너지 소비 측면에서 중요한 역할을 한다. 본 논문에서는 내장형 시스템에 맞추어 설계된 2-레벨 데이터 캐쉬 메모리 구조를 제안하고자 한다. 레벨1(L1) 캐쉬의 구성으로 작은 크기, 직접시장(direct-mapped) 그리고 바로쓰기(write-through)를 채용한다. 대조적으로 레벨2(L2) 캐쉬는 보통의 캐쉬 크기와 집합연관(set-associativity) 그리고 나중쓰기(write-back) 정책을 채용한다. 결과적으로 L1 캐쉬는 빠른 접근 시간을 가지며 (한 사이클 이내) L2 캐쉬는 전체 캐쉬의 미스율(global miss rate)을 낮추는데 효과적이다. 작은 크기의 L1 데이터 캐쉬로 인한 증가된 캐쉬 미스율(miss rate)을 줄이기 위해 ECP(Early Cache hit Predictor)기법을 제안하였다. 제안된 ECP기법은 L1 캐쉬 히트 예측을 통해서 요청된 데이터가 L1 캐쉬에 있는지 예측할 수 있으며 추가적으로, ALU를 필요로 하지 않고 빠르게 유효주소(effective address)계산을 할 수 있다. 또한, 두 캐쉬 계층간 바로쓰기(write-through) 정책에서 오는 빈번한 L2 캐쉬 접근으로 인한 에너지 소비를 줄이기 위해 지정웨이 쓰기(one-way write) 기법을 제안하였다. 제안된 지정웨이 쓰기 기법을 이용하면 바로쓰기 정책으로 인한 L1 캐쉬에서 L2 캐쉬로의 쓰기 접근시 태그(tag) 비교 과정을 거치지 않고 하나의 지정된 웨이를 바로 접근할 수 있다. 사이클 단위 정확도의 시뮬레이터와 내장형 벤치마크를 이용한 실험 결과 본 논문에서 제안한 2-레벨 데이터 캐쉬 메모리 구조는 평균적으로 3.6%의 성능향상과 50%의 데이터 캐쉬 에너지 소비를 감소 시켰다.