• 대한전자공학회논문지SD
• /
• 제39권6호
• /
• pp.26-33
• /
• 2002

본 논문에서는 포화영역에서 동작하는 MOS트랜지스터의 제곱특성과 소오스를 결합한 차동회로의 뺄셈기능을 이용하여 구현한 quarter-square기술방식의 새로운 4상한 MOS아날로그 곱셈기를 제안하였다. 본 논문에서 제안된 회로는 p-well CMOS 공정으로 설계-제작되어 특성측정을 하였다. 제작된 곱셈회로의 입력에 공급전압의 50%의 크기를 기치는 신호를 인가하였을 때, 1%미만의 왜율을 갖는 -1.3V에서 1.3V크기의 출력신호를 얻었고, 0에서30㎒까지의 -3㏈ 주파수대역을 측정하였고, 81㏈의 출력유동범위와 40㎽의 전력을 소모하였으며, 0.54㎟의 칩면적을 차지하였다. 제안된 곱셈회로는 회로구성이 간단할 뿐만 아니라, 입력신호가 한 개의 트랜지스터를 통하여 출력에 전달되므로 고주파 응용에도 적합하다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.55-64
• /
• 2010

본 논문에서는 기존 TIGBT의 구조적 한계로 인한 순방향 전압강하와 스위칭 손실간의 트레이드-오프 관계를 극복하고, 좀 더 우수한 전기적 특성을 갖는 새로운 구조의 pMOS 삽입형 트렌치 TIGBT를 제안하였다. 제안된 구조는 TIGBT소자의 셀(Cell)과 셀 사이에 존재하는 폴리(poly) 게이트 영역에 pMOS를 형성시킨 구조로 n-드리프트 층으로의 전자, 정공의 주입효율을 증가시켜 기존 구조보다 더 낮은 온-저항과 빠른 스위칭 손실을 얻도록 설계된 구조이다. 시뮬레이션 결과 제안된 구조의 단일 소자인 경우 순방향 전압강하와 스위칭 특성은 각각 1.67V와 3.1us로, 기존 구조가 갖는 2.25V와 3.4us비해 각각 약 25%의 감소된 순방향 전압강하와 약 9% 감소된 스위칭 특성을 보였다.

• 한국ITS학회 논문지
• /
• 제11권4호
• /
• pp.63-69
• /
• 2012

본 논문에서는 용량성 지문센서의 회색조 이미지를 얻기 위한 새로운 회로를 제안하고 있다. 기존의 회로는 회색조 이미지를 얻기 위해 많은 칩 면적을 차지하는 DAC를 적용하거나 전력소모가 많고 전역 클럭을 적용하는 비휘발성 메모리에 적용되는 승압회로를 픽셀별로 적용하였다. 개선된 전하분할 방식의 용량성 지문센서 감지회로는 뉴런모스(vMOS) 기반의 DLC(down literal circuit) 회로와 단순화된 아날로그 MUX(multiplexor)를 적용하였다. 설계된 감지회로는 0.3V, $0.35{\mu}m$ CMOS공정을 적용하여 동작을 검증하였다. 제안된 회로는 기존의 비교기와 주변회로를 필요로하지 않으므로 단위 픽셀의 레이아웃 면적을 줄이고 이미지의 해상도를 향상 시킬 수 있다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제1권2호
• /
• pp.70-73
• /
• 1987

본 연구에서는 의사사인(Sine) 방식을 사용한 간단한 계단파 PWN을 소개하였다. 제어기의 구성은 기본파 성분인 Sine값을 계단 레벨로 분할하고 각각의 값을 디지탈 합성하여 3상 PWN 인버터를 구성하였다. 3상 출력 펄스는 캐리어 주파수를 일정하게하고 기본파만 변화시켜 낮은 주파수에서 고조파 감소 효과를 얻어냈다. 실험으로는 스위칭 주파수가 20[KHz]일때 0.5마력 유도 전동기 구동을 실행하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.513-514
• /
• 2006

As power supply managements become more important than before, supplying a stable system voltage is becoming more and more critical. In this study we propose to use the advantage of weak inversion region of MOS transistors. Analog system, which uses weak inversion region, could work in low voltage environment and reduce power consumption. The proposed buck-converter in weak inversion region of MOS transistor has been verified by silicon chip.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1200-1203
• /
• 2002

A temperature compensated Crystal Oscillator is widely used for the stable frequency source of mobile communication equipments. Recently, it has become necessary to reduce power consumption of TCXOs. In this paper, we have proposed a TCXO using weak inversion MOS transistors and have evaluated its fundamental characteristics.

• 정보교육학회논문지
• /
• 제14권4호
• /
• pp.651-658
• /
• 2010

본 연구에서는 현재 개발되어 있는 초등학생 MOS 교재의 교육내용을 근거로 초등학생 수준에 적합한 자격 기준을 찾아보고자 한다. 즉, 초등학생의 정보 교육과정 수준에서 MOS 자격증과 관련한 자격기준 설정에 난이도의 적합성과 타당성을 분석해 보고자 한다. 난이도의 분석은 현재 초등학교 방과 후 교실에서 실시되고 있는 교재와 초등학교 재량수업을 통해 이루어지고 있는 ICT 재량 시간 교재와 비교 평가하였다. 이해도가 높은 초등학교 교사와 방과 후 교실 강사들을 통해 리커드 척도를 이용한 정량적인 평가를 하였다. 그 결과 파워포인트는 충분한 적합성(76%)을 가지나 워드와 엑셀은 난이도가 높고 주제면에서도 현재의 교육과정과 많은 불일치를 보이고 있었다. 따라서 MS-워드나 엑셀을 위해서는 학생들 수준에 맞는 난이도 및 주제들을 조정해야할 필요성이 높다고 하겠다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(1)
• /
• pp.125-127
• /
• 2003

Lateral MCT(MOS-controlled thyristor)소자의 전기 적 특성 Parameters의 변화에 따른 스위칭 특성을 조사하였다. 제안된 Lateral 구조의 MCT는 채널과 drift영역의 제작과정이 간편하여 ON저항이 작으면서, 대전류용인 전력소자의 제작이 가능할 것으로 사료되는데, SPICE와 MEDICI 시뮬레이션을 이용하여 drift 저항, transit time및 불순물 농도 분포에 따른 전기적 특성을 알아보았다. 불순물의 농도와 채널길이의 변수에 의한 소자의 저항을 변화시켜 U 특성과 주파수 특성을 조사하였는데, 저항이 커질수록 turn-off 시간과 ON 저항은 증가함을 나타냈다.

• ETRI Journal
• /
• 제20권1호
• /
• pp.37-45
• /
• 1998

Reduced surface field lateral double-diffused MOS transistor for the driving circuits of plasma display panel and field emission display in the 120V region have been integrated for the first time into a low-voltage $1.2{\mu}m$ analog CMOS process using p-type bulk silicon. This method of integration provides an excellent way of achieving both high power and low voltage functions on the same chip; it reduces the number of mask layers double-diffused MOS transistor with a drift length of $6.0{\mu}m$ and a breakdown voltage greater than 150V was self-isolated to the low voltage CMOS ICs. The measured specific on-resistance of the lateral double-diffused MOS in $4.8m{\Omega}{\cdot}cm^2$ at a gate voltage of 5V.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1997년도 춘계학술대회 논문집
• /
• pp.921-926
• /
• 1997

SOI(Silicon On lnsulator) technology is many advantages in the gabrication of MOS(Metal-Oxide Semiconductor) and CMOS(Complementary MOS) structures. These include high speed, lower dynamic power consumption,greater packing density, increased radiation tolearence et al. In smiple form of bonded SOL wafer manufacturing, creation of a bonded SOI structure involves oxidizing at least one of the mirror polished silicon surfaces, cleaning the oxidized surface and the surface of the layer to which it will be bonded,bringing the two cleanded surfaces together in close physical proximity, allowing the subsequent room temperature bonding to proceed to completion, and than following this room temperature joining with some form of heat treatment step,and device wafer is thinned to the target thickness. This paper has been performed to investigate the possibility of the bonded SOI wafer manufacturing Especially, we focused on the bonding quality and thinning method. Finally,we achieved the bonded SOI wafer that Si layer thickness is below 3 .mu. m and average roughness is below 5.angs.