• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.333-341
• /
• 2015

본 논문에서는 0.5~4 GHz 주파수 범위에서 낮은 위상잡음 특성을 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도를 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성 기술을 적용하여 주파수 합성기의 출력을 합성하였다. 특히 낮은 위상잡음 특성을 확보하기 위해 DDS 구동에 필요한 2.4 GHz 클럭신호는 SPD(Sample Phase Detector)를 통해 100 MHz 기준 발진기 신호에 위상 고정된 2.4 GHz VCO(Voltage Controlled Oscillator)를 이용하여 발생시켰다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 이론적으로 예측하고, 이를 측정결과와 비교하였다. 제작된 주파수 합성기의 위상잡음은 최고 주파수에서 -121 dBc @ 100 kHz 이하를 갖는다.

• 한국약용작물학회지
• /
• 제9권1호
• /
• pp.21-25
• /
• 2001

인삼의 주종 사포닌인 7종 사포닌($Rb_1,\;Rb_2,\;Rc,\;Rd,\;Re,\;Rf\;and\;Rg_1$)을 고속액체크로마토그라피로 분석하는 일반적인 방법인 순상 column에서 $Rg_1$, Re 및 Rf가 명확히 분리되지 않는 문제점을 개선하기위하여 본 연구를 수행하였다. 고속액체크로마토그라피를 이웅하여 역상 ${\mu}{\beta}ondapak$ ODS컬럼으로 인삼중 주종 사포닌인 7종 ginsenosides $Rg_{1},\;Re,\;Rf,\;Rb_{1},\;RC,\;Rb_{2}$ 및 Rd를 양호하게 분리하였다. 이때 분석 조건으로 이동상 용매 조성은 (A) $H_{2}O$, (B) methyl cyanaide을 (A) 90/(B) 10에서 (A) 0/(B) 100으로 기울기 용리를 이용하였으며, 기울기 용리 제어장치를 사용하여 용리시켰다. 용매 흐름속도는 1.5ml/min, 검출기는 UV detector(203nm)이었다. 이 방법은 분리능과 재현성 및 회수율이 양호하므로, 앞으로 인삼중 ginsenosides 분석에 응용될 수 있을 것으로 사료된다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제53권9호
• /
• pp.562-568
• /
• 2004

The frequency and phase angle of the utility voltage are important in many industrial systems. In the three-phase system, they can be easily known by using the utility voltage vector. However, in the case of single phase system, there are some difficulties in detecting the information of utility voltage. In conventional system, the zero-crossing detection method is widely used, but could not obtain the information of utility voltage instantaneously. In this paper, the new digital PLL control using virtual two phase detector is proposed with a detailed analysis of single-phase digital PLL control for utility connected systems. The experimental results under various utility conditions are presented and demonstrate an excellent phase tracking capability in the single-phase grid-connected operation.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.28-33
• /
• 2006

본 논문은 시리얼 링크를 위한 레퍼런스 클록이 없고 4x 오버샘플링 방식의 위상 및 주파수 검출기 구조를 갖는 하프 레이트 클록 및 데이터 복원 회로를 제안하였다. 위상 검출기는 4개의 업/다운 신호를 생성함으로써 위상 에러를 검출하고, 주파수 검출기는 위상 검출기 출력에 의해 만들어진 업/다운 신호를 이용하여 주파수 에러를 검출한다. 그리고 위상 검출기와 주파수 검출기의 여섯 개 신호는 전하 펌프로 흘러 들어가는 전류의 양을 조절한다. 네 개의 차동 버퍼로 구성된 VCO는 4x 오배샘플링을 위한 8개의 클록을 생성한다. 0.18um CMOS 공정을 사용하였고, 실험 결과 제안된 회로는 3.125Gbps의 속도로 클록과 데이터를 복원해 낼 수 있었다. 제안된 구조의 PD와 FD를 사용하여 24%의 넓은 트래킹 주파수 범위를 가진다. 측정된 클록의 지터(p-p)는 약 14ps였다. CDR은 1.8v의 단일 전원 공급기를 사용하였고, 전력소모는 약 140mW이다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.77-86
• /
• 2016

본 논문에서는 full / half-rate의 이중 모드로 동작하는 기준 클록을 사용하지 않는 클록 데이터 복원 회로와 그 동작 알고리즘에 관하여 기술한다. 클록 데이터 복원 회로는 주파수 검출기, 위상 검출기, 차지 펌프 및 루프 필터, 그리고 전압 제어 발진기와 알고리즘 구현을 위한 디지털 블록으로 구성되어 있다. 주파수 검출기와 위상 검출기는 클록 데이터 복원 회로의 이중 모드 기능을 위하여 full / half-rate에서 동작하며 주파수 검출기는 이에 더해 일반 주파수 검출기의 불감대 영역에서도 데이터 전송률과 클록 주파수 차이를 판별할 수 있다. 제안한 이중 모드 클록 데이터 복원 회로를 시뮬레이션을 통해 검증한 결과 클록 데이터 복원에 전체 1.2-1.3 us의 동기화 시간이 소요되었으며, 0.5-UI 지터를 인가하였을 때 full-rate (2.7 Gb/s)와 half-rate (5.4 Gb/s) 모드에서 모두 안정적으로 클록 데이터를 복원한다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.130-134
• /
• 2008

본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$, 98 mW 이다.

• 대한교통학회지
• /
• 제25권5호
• /
• pp.33-42
• /
• 2007

현재 사용되고 있는 실시간 신호제어시스템의 좌회전 녹색시간 배분모형은 검지기 장애가 일정기간 동안 유지되는 경우에 장애가 발생한 좌회전 이동류의 포화도를 항시 작게 산출하여 최소녹색시간으로 운영하고, 정상적인 이동류에 불필요한 녹색시간을 배분하여 수요에 비합리적인 녹색시간을 배분하는 한계성을 가지고 있다. 본 논문에서는 이와 같은 문제점을 개선하기 위하여 해당 교차로 접근로의 검지기 정보 및 이력자료를 이용하는 8가지 모형을 검토하여 다양한 교통상황하에서 평가하였다. 평가 결과로부터 장애발생시 같은 요일 및 시간대의 4 주간 포화도를 평균하여 사용하는 모형이 최소의 오차를 나타내었고, 이를 개선모형으로 제시하였다. 개선모형의 실제적 효과에 대한 평가를 위하여 NETSIM 시뮬레이션 프로그램을 이용하여 기존모형과의 평균지체시간을 비교분석한 결과 개선모형이 기존모형보다 평균지체시간이 매우 감소된 결과를 얻었다. 그리고 산출된 평균지체시간의 차이에 대하여 t-검정을 실시한 결과, 통계적으로 유의하게 나타나 개선모형이 실제적으로 효과가 있음을 확인하였다.

• 한국광학회지
• /
• 제22권5호
• /
• pp.223-229
• /
• 2011

1.5 ${\mu}m$ 통신파장 대역 단일광자의 효율적인 측정을 위해서 PPLN WG(periodically poled $LiNbO_3$ waveguide)에서 준위상정합을 이용한 합주파수 생성에 의한 주파수 상향변환 검출기를 구성하고 검출 효율, 잡음 계수 및 타이밍 지터를 측정하였다. 974 nm에서 발진하는 펌프광의 세기가 300 mW일 때 최대 검출효율이 약 7%, 잡음 계수율은 약 480 kHz로 측정되었다. 피코초펄스 레이저를 이용한 자발적 매개하향변환에서 발생한 펄스형 단일광자 신호를 이용하여 측정된 주파수 상향변환 검출기의 최소 타이밍 지터는 약 39.1 ps였다. 또한 아주 좁은 동시계수 시간 폭으로 펄스형의 주파수 상향변환된 단일광자를 측정하면 잡음의 효과를 최소화할 수 있고, 신호대 잡음비의 특성을 최대로 높일 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.35-43
• /
• 2011

본 논문에서는 Quadrature LC VCO(Voltage controlled oscillator)의 I/Q 오차를 분석하고, 그 분석된 결과를 이용하여 I/Q 오차 보정 회로를 제안한다. 제안된 I/Q 오차 보정 회로는 높은 주파수 대역폭을 요구하는 위상 오차 검출기를 사용하는 대신에 낮은 주파수 대역폭으로도 동작이 가능한 진폭 오차 검출기를 사용한다. 제안된 I/Q 오차 보정 회로의 검증을 위하여 2.5GHz Quadrature LC VCO가 $0.18{\mu}m$ CMOS 공정으로 제작 및 측정되었다. 측정결과 제안된 진폭 오차 검출기를 사용해도 기존의 위상 오차 검출기는 사용하는 경우들과 유사한 I/Q 오차 보정 성능을 얻을 수 있음을 확인하였다. 본 I/Q 오차 보정 회로는 1.8V 전원 전압에서 0.4mA 전류를 소모하며, 차지하는 칩 면적은 $0.04mm^2$이다.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.118-125
• /
• 2009

통신시스템에서 데이터 전송이 고속으로 이루어지면서, 하드웨어의 복잡성, 전력소모, 가격 등의 이유로 클럭을 제외한 데이터만 수신단으로 보내는 방식이 사용되어지고 있다. 따라서, 고속으로 수신된 데이터에서 클럭 신호를 추출하는 것이 필요하며, 추출된 클럭을 이용하여 데이터를 복원하는 클럭/데이터 복원회로(CDR)에 관한 연구가 활발히 이루어지고 있다. 본 논문에서는 0.18um CMOS 공정을 이용하여 10Gbps CDR 회로를 설계하였다. 전력소모와 회로의 복잡도를 줄이기 위해 quarter-rate bang-bang 유형의 위상 검출기를 사용하였으며, 지터 특성 향상을 위해 LC 유형의 4단 VCO를 사용하였다. 모의실험 결과, 설계된 CDR 회로는 1.8V 전원전압에서 80mW의 전력을 소모하며, 2.2ps,pp의 클럭 지터 특성을 보인다. 패드를 제외한 칩 레이아웃 면적은 1.26mm$\times$1.05mm이다.