• 한국전자파학회논문지
• /
• 제19권1호
• /
• pp.61-70
• /
• 2008

본 논문에서는 멤스 기술의 하나인 연성 인쇄 회로 기판을 이용하여 임의의 형태로 변형이 가능한 초고주파 멤스 송신기를 제안하였다. 연성 인쇄 회로 기판은 그 무게가 가볍고 두께가 얇아 경량 소형화 모듈을 만드는데 유리한 장점이 있다. 또한, 연성 인쇄 회로 기판은 종이와 같이 유연한 특성을 가지고 있어 평면이 아닌 임의의 곡면 등에 실장할 수 있는 장정을 가지고 있다. 본 논문에서는 근거리 센서 네트워크 구성을 위한 직교 주파수 분할 다중 전송 방식을 위한 선형 무선 송신기를 설계 제작하였다. 송신 모듈의 능동 회로는 전력효율이 높고 선형성이 우수하여 전력 증폭기에 많이 사용되고 있는 InGaP/GaAs HBT 공정을 사용하여 설계 및 제작하였으며, 매칭 회로 및 필터 등의 수동 회로는 연성 인쇄 회로 기판에 직접 집적화 하여 제작하였다. 제작된 멤스 송신기는 EVM 특성을 통하여 시스템 성능을 분석하였다.

• 전력전자학회논문지
• /
• 제5권4호
• /
• pp.386-393
• /
• 2000

본 논문에서는 고전력, 고주파 응용에 적합한 저 도통손실 특성을 갖는 향상된 양전압 부분 직렬 공진행 DC/DC 컨버터를 제안한다. 제안된 컨버터는 많은 범위에서 주 스위치의 영전압 스위칭을 보장히며 주 스위치의 전류 스트레스 감소에 의해 저도통 손실 특성올 이룬다. 또한 제안된 컨버터의 보조회로는 주 전력 흐름과 분리되어 있어 주 회로의 공진 시간동안 유효 듀티비 감소는 발생하지 않는다. 보조 회로는 인덕터, 커피시터, 다이오드 그리고 과포화 리엑터의 수동 소자들만으로 구성 되어있다. 따라서 향상된 ZVS PSRC는 전체 시스템의 효율과 전류 스트레스 감소면 에서 개선된 특성을 지닌다. 제안한 컨버터의 동작 원리를 자세히 설명하고 그 타당성올 시뮬레이션과 실험을 통하여 검증하고자 한다.

• 한국항행학회논문지
• /
• 제24권6호
• /
• pp.573-580
• /
• 2020

본 논문에서는 회로의 기본 구성요소인 인덕터와 커패시터를 LTCC 다층 기판에서 활용이 가능한 형태로 구성하여 각각의 특성을 분석하였다. 분석을 위해 사용된 인덕터와 커패시터는 유전율 7인 유전체 내부에 각각 사각형 나선 구조와 MIM 구조로 설계되었으며, 인덕터의 감은 수와 커패시터의 적층 수를 달리하여 제작하고 측정하였다. 측정된 결과는 커브피팅 방식을 이용하여 논문에서 제안한 등가회로의 각 소자 값을 추출하였고 추출된 결과를 토대로 제안한 등가회로의 타당성을 검증하였다. 분석된 인덕터와 커패시터는 라이브러리 형태로 구현하였으며 일립틱 타입의 5차 LPF 설계에 적용하여 그 활용성을 입증하였다. LPF는 실제 제작을 통해 측정되었으며, 결과적으로 통과 대역인 DC ~ 3.7 GHz 대역에서 삽입손실이 최대 1.0 dB, 반사손실이 19.2 dB, 저지 대역에서의 감쇄 값이 23.9 dB로 모든 항목에서 설계 목표치에 근접한 결과를 보였다.

• Composites Research
• /
• 제13권5호
• /
• pp.50-59
• /
• 2000

본 논문에서는 복합재료 패널 플러터를 억제할 수 있는 두 가지 방법에 대해서 연구하였다. 첫번째, 능동제어 방법에서는 선형 제어 이론을 바탕으로 제어기를 설계하였으며 제어입력이 작동기에 가해진다. 여기서 작동기로는 PZT를 사용하였다. 두 번째, 인덕터와 저항으로 구성되어진 션트회로를 사용하여 시스템의 감쇠를 증가시킴으로써 패널 플러터를 억제할 수 있는 새로운 방법인 수동감쇠기법에 대한 연구가 수행되었다. 이 수동감쇠기법은 능동적 제어보다 강건(robust)하며 커다란 전원 공급이 필요하지 않고 제어기나 감지 시스템과 같이 복잡한 주변 기기가 필요 없이도 실제 패널 플러터 억제에 쉽게 응용할 수 있는 장점을 가지고 있다. 최대의 작동력/감쇠 효과를 얻기 위해서 유전자 알고리듬을 사용하여 압전 세라믹의 형상과 위치를 결정하였다. 해밀턴 원리를 사용해서 지배 방정식을 유도하였으며, 기하학적 대변형을 고려하기 위해 von-Karman의 비선형 변형률-변위 관계식을 사용하였으며 공기력 이론으로는 준 정상 피스톤 1차 이론을 사용하였다. 4절점 4각형 평판 요소를 이용하여 이산화된 유한 요소 방정식을 유도하였다. 효율적인 플러터 억제를 위해 패널 플러터에 중요한 영향을 미치는 플러터 모드를 이용한 모드축약기법을 사용하였으며, 이를 통해 비선형 연계 모달 방정식이 얻어지게 된다. 능동적 제어 방법과 수동 감쇠 기법에 의해 수행되어진 플러터 억제 결과들을 Newmark 비선형 시분할 적분법을 통해 시간 영역에서 살펴 보았다.

• 대한전자공학회논문지
• /
• 제25권5호
• /
• pp.509-521
• /
• 1988

In the designs of integrated circuits, the buffer circuits used for driving a large capacitive load from minimum-structured logic circuit outputs have important effects upon system throughputs. Therefore it is important to optimize the buffer circuits. In this paper, the principle of designing CMOS buffer circuits which have the minimum delay and drive the given capacitive load is discussed. That is, the effects of load capacitance upon rise time, fall time, and delay of the CMOS inverter and the effects of parasitic capacitances are finely analysed to calculate the requested minimum-delay CMOS buffer condition. This is different from the method by C.A. Mead et. al.[2.3.4.]which deals with passive-load-nMOS buffers. Large channel width MOS transistor stages are necessary to drive a large capacitive load. The effects of polysilicon gate resistances of such large stages upon delay are also analysed.And, the area of buffer circuits designed by the proposed method is smaller than that of buffer circuits designed by C.A. Mead's method.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1891-1895
• /
• 2003

Switch-mode power supplies (SMPS) have become a major source of conducted electromagnetic interference (EMI) which is the combination between differential mode (DM) noise and common mode (CM) noise. This paper presents the conducted EMI reduction approach in flyback switched mode power supply by rerouting for circuit balance to reduce common mode noise. And differential mode noise can be reduce by adding $c_x$ capacitor across the input power line, and passive element to the gate drive of switching device MOSFET to slow down the switching times. This combination of our approach is the effective way to reduce the conducted EMI and it is also a cost effective for product design

• 대한전자공학회논문지
• /
• 제11권4호
• /
• pp.19-24
• /
• 1974

LC ladder형의 여파회로등에 필요한 비접지 inductance를 유도소자없이 구성하기 위하여 2개의 연산증폭기와 수동소자를 쓰는 방식을 제시하였다. Indefinite admittance matrix를 써서 이 회로강이 가등적으로 병렬로 정과 부의 저항과 직렬로 순 inductance가 있는 π형회로임을 증명하였고, 실제로 low-pass 여파회로의 구성에 응용하여 얻어진 주파수특성이 만족할만함을 보였다. 이 방법에 의한 비접지 inductance는 지금까지 발표된 방법과 비교할 때 실현된 inductance에 직렬저항성분이 없음으로 Q가 높아서 유리하다. 또한 소요된 연산증폭기의 수도 적다.

• ETRI Journal
• /
• 제37권1호
• /
• pp.128-137
• /
• 2015

In this work, a fishbone-type transmission line employing a comb-type ground plane (FTLCGP) was fabricated on polyethersulfone (PES) substrate, and its RF characteristics were thoroughly investigated. According to the results, it was found that the FTLCGP on PES showed periodic capacitance values much higher than other types of transmission lines due to a coupling capacitance between the signal line and ground, which resulted in a reduction of wavelength and line width. Using the theoretical analysis, we also extracted the bandwidth characteristic of the FTLCGP on PES. According to the result, the FTLCGP structure showed a cut-off frequency of 280 GHz.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.323-328
• /
• 2001

본 논문에서는 카운터와 커패시터를 사용하여 시간 정보로부터 디지털 출력 값을 얻을 수 있는 새로운 시간-디지털 변환기를 제안하였다. 기존의 시간-디지털 변환회로의 경우 디지털 출력 값을 얻기 위해서는 입력 신호가 인가된 후 입력 시간보다 더 긴 공정시간이 필요하였다. 또한 입력 신호의 시간 간격에 무관하게 카운터의 클럭 주파수가 일정하여 변환된 디지털 값의 분해도는 항상 일정하였다. 그러나 본 논문에서 제안한 시간-디지털 변환 회로는 입력 신호가 인가됨과 동시에 지연시간 없이 디지털 출력 신호를 얻을 수 있으며, 또한 수동소자의 값을 변화시킴으로서 원하는 입력 시간 영역과 분해도를 쉽게 구현할 수 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 Proceedings ICPE 01 2001 International Conference on Power Electronics
• /
• pp.475-479
• /
• 2001

Compensation characteristics or active filters based on voltage detection are investigated. These active filters act equivalently as a passive circuit so that they may not cause practical problems such as stimulation of resonance in the distribution lines. Thus, these active filters can be used as the general-purpose active filters. On the other hand, these active filters may have a possibility of the anti-resonance associated with the line inductance of the distribution lines. In this paper, the relationship between the anti-resonance and the control parameters of the proposed active filters is clarified. Some methods to avoid the problems due to the anti-resonance are investigated. Experimental results are included to confirm the validity of the investigation presented in this paper.