• 산업기술연구
• /
• 제21권A호
• /
• pp.97-103
• /
• 2001

This paper presents the development of the I/O Interface for the real time parallel data communication between controller of a six-axis industrial robot(CRS-A460) and an external computer. The proposed I/O Interface consists of the hardware I/O interface and the software that is downloaded to the robot controller and executed by the controller operating system. The constitution of the digital I/O Port for CRS-A460 robot controller and the digital I/O board for IBM-PC are presented as well as the Process Control Program of the robot controller. The developed protocol for the parallel data communication is described. The data communication is tested, and the performance is analysed. In particular, it is shown that the real-time constraint of the robot controller process is satisfied.

• 한국컴퓨터산업학회논문지
• /
• 제7권3호
• /
• pp.185-190
• /
• 2006

본 논문에서는 Parafrase II를 이용한 간단한 병렬화 컴파일러를 제안한다. 이것은 중첩루프에서 효율적인 병렬처리를 하기위하여 병렬성을 추출하는 새로운 기법이다. 이를 위해서 Parafrase II 병렬화 컴파일러의 원시 프로그램을 분석하였으며 Parafrase II를 이용한 새로운 병렬 컴파일러를 구현하였다. 아울러 본 컴파일러는 불변 및 가변 종속 관계를 갖는 모든 형식에 적용이 가능하다.

• 한국컴퓨터산업학회논문지
• /
• 제3권8호
• /
• pp.981-988
• /
• 2002

본 논문에서는 순차루프를 이용한 간단한 병렬화 컴파일러를 제안한다. 이것은 컴파일 시간에 중첩 병렬 DOALL루프로 바꾸어주는 순차루프의 자동 변환에 관한 절차이다. 이를 위해서, Parafrase II 병렬화 컴파일러의 원시 프로그램을 분석하였으며 중첩루프에서 효율적인 병렬처리를 위한 새로운 병렬성 추출 방법을 구현하였다.

• 대한전기학회논문지:전력기술부문A
• /
• 제53권3호
• /
• pp.168-174
• /
• 2004

This paper describes a new fault location algorithm based on the voltage equation at the relaying point using 6-phase current for untransposed 765㎸ parallel transmission lines. The proposed method uses the voltage and current collected at only the local end. By means of 3-phase circuit analysis theory to compensate the mutual coupling effects between parallel lines, the fault location is derived. The fault distance is determined by solving the 2nd distance equation based on KVL(Kirchhoff's Voltage Law). Extensive simulation results using EMTP(Electromagnatic Transients Program) have verified that the error of the fault location achieved is up to 4.56(%) in untransposed parallel transmission lines.

• 한국정보통신학회논문지
• /
• 제12권1호
• /
• pp.53-58
• /
• 2008

내포 병렬성을 가지는 병렬 프로그램은 동기화 없이 병행적으로 수행되는 양상으로 인하여 비결정적인 결과를 초래하는 경향이 있다. 이러한 오류를 탐지하기 위하여 다양한 시각화 기법이 이용되고 있지만, 공간의 제한성과 과다한 추상화로 인하여 직관성이 매우 저하되는 실정이다. 본 논문에서는 내포 병렬성을 가지는 복잡한 병렬 프로그램의 전역적 구조를 사용자에게 제공하는3차원 시각화 엔진을 제안한다. 제안된 시각화 엔진은 전역적 구조를 사용자에게 제공함으로서 프로그램의 이해를 용이하게 하고 효과적인 디버깅 환경을 제공한다.

• 전자공학회논문지B
• /
• 제29B권4호
• /
• pp.1-11
• /
• 1992

트랜스퓨터를 근간으로 하는 병렬컴퓨터 "KAPAC(Kaist PArallel Computer)"을 설계하고 구현하였다. KAPAC의 목적은 복잡하거나 많은 계산이 요구되는 일을 병렬로 처리하여 속도 향상을 시킴으로써 실시간 처리및 고성능 처리를 하는 많은 응용분야에 대한 계산능력을 제공하기 위함이다. KAPAC은 UNIX 컴퓨터를 Host로 하고 VME bus에 연결할 수 있는 후위 컴퓨터로 구현하였다. 구현된 병렬 컴퓨터는 32개의 처리소자를 가지고 있는 메세지 패싱 타입의 컴퓨터이며 크로스바 스위치를 사용하여 프로그램에 의해 쉽게 연결망 형태를 구성 할 수 있도록 하였다. 구현된 병렬 컴퓨터 "KAPAC"의 재구성 특성을 보기 위하여 구성할 수 있는 다양한 연결망들을 소개했으며 몇개의 응용 프로그램들이 각기 다른 상호 연결 위상에서 수행되었다.

• 한국멀티미디어학회논문지
• /
• 제3권3호
• /
• pp.309-319
• /
• 2000

병렬 스케줄링의 목적은 다중프로세서 시스템 환경에서 병렬성을 가진 응용프로그램에 대해 최소의 동기화 오버헤드와 부하균등(load balance)을 달성하도록 스케줄링을 수행하는데 있다. 프로세서들이 병렬 반복(iteration)을 실행하기 위해서는 메모리로부터 반복들에 대한 chunk를 계산하고 할당받게 된다. 이때, 전역 메모리의 상호 배타적인 빈번한 접근으로 많은 스케쥴링 오버헤드 및 병목현상이 발생된다. 또한, 프로세서에게 할당된 chunk내 병렬 반복들의 분포가 서로 상이한 경우,각 chunk의 실행시간이 서로 달라 부하불균등의 원인이 되어 결과적으로 전체 스케쥴링 성능에 나쁜 영향을 준다. 따라서, 최소의 스케줄링 오버 헤드와 부하균등을 달성하기 위해 본 논문에 서는 기존의 방법들에서 문제점들을 도출하고, 자료의 국부성과 프로세서 동족성(affinity)을 고려한 병렬 루프 스케줄링 알고리즘을 제안한다.

• 동력기계공학회지
• /
• 제16권4호
• /
• pp.12-16
• /
• 2012

In this paper, the equations of motions for planar multibody dynamics are established for considering the parallel programming based on GPU. Cartesian coordinates are used to formulate the equations of motion and implicit integration method called HHT-alpha is employed. Open chain multibody system is considered for computer simulation. CUDA toolkit is employed for establishing the GPU parallel programming. The exactness of the analysis is verified from the comparison with ADAMS. The results from parallel computing based on GPU are compared with the results from the sequential programming based on CPU in terms of calculation time. The multiple pendulum with bodies and joints is employed for the computer simulation. In the pendulum system that has 290 bodies, the parallel program indicates an improved efficiency of about 25.5 second(15.5% improvement). It is noted that the larger the size of system is, the time efficiency is better.

• 융합신호처리학회논문지
• /
• 제5권3호
• /
• pp.236-242
• /
• 2004

본 논문에서는 병렬프로그램을 효율적으로 수행하는데 필수적인 부하분산을 위한 기존 알고리즘의 부하분산 오버헤드를 최소화하기 위하여 이 알고리즘의 병렬화 방법을 제시한다. 병렬계산 모델로는 동적으로 변하는 트리구조를 들었으며 이러한 계산은 많은 응용분야에서 찾아볼 수 있다. 부하분산 알고리즘은 통신비용을 정해진 한도 이내로 유지하면서 프로세서간 계산부하를 최대한 균등하게 분산시키고자 시도한다. 이 알고리즘이 메쉬와 하이퍼큐브 구조에서 어떻게 병렬화 될 수 있는가를 상세히 보이고 각각의 경우에 대하여 시간상 복잡도를 분석하여 기존의 알고리즘보다 여러가지 오버헤드가 개선되었음을 증명한다.

• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.138-144
• /
• 2010

최근에 도입되어 운영되고 있는 타키온 1차 시스템은 쿼드코어 AMD 바로셀로나 노드로 구성된 고성능 슈퍼컴퓨터이다. 본 논문에서는 하이브리드 병렬화 기법을 도입한 프로그램 중 하나로 사용되고 있는 멀티존(Multi-zone) NAS 병렬 벤치마크(NPB)를 이용하여 타키온 성능 및 병렬 확장성을 검증하고자 한다. 하이브리드 병렬 성능 시험을 위하여 NPB-3.3 버전 BT-MZ의 B 및 C클래스를 사용하였으며, 실제로 타키온 시스템의 1024개의 프로세스까지 병렬 확장성을 테스트를 하였다. 프로세서 1024개 이상 이용한 하이브리드 병렬컴퓨팅 계산 결과는 국내 최초이다. 이러한 하이브리드 병렬화 기법은 타키온처럼 멀티코어 기술을 적용한 고성능 컴퓨팅 시스템에서 매우 효율적이고 유용한 병렬 성능 벤치마크가 될 수 있음을 기술하였다.