• KIEE International Transactions on Electrophysics and Applications
• /
• 제5C권4호
• /
• pp.176-179
• /
• 2005

The increasing demand for high density packaging technologies and the evolution to mixed digital and analogue devices has been the con-set of increasing research in thin film multi-layer technologies such as the passive components integration technology. In this paper, Cu and TaO thin film with RF sputtering was deposited for spiral inductor and MOM capacitor on the $SiO_2$/Si(100) substrate. MOM capacitor and spiral inductor were fabricated for L-C band pass filter by sputtering and lift-off. We are analyzed and designed thin films L-C passive components for band pass filter at 900 MHz and 1.8 GHz, important devices for mobile communication system. Based on the high-Q values of passive components, MOM capacitor and spiral inductors for L-C band pass filter, a low insertion loss of L-C passive components can be realized with a minimized chip area. The insertion loss was 3 dB for a 1.8 GHz filter, and 5 dB for a 900 MHz filter. This paper also discusses a analysis and practical design to thin-film L-C band pass filter.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.33-33
• /
• 2007

SoP-L 공정은 유전율이 상이한 재료를 이용하여 PCB 공정이 가능하고 다른 packaging 방법에 비해 공정 시간과 비용이 절약되는 잠정이 있다. 본 연구에서는 SoP-L 기술을 이용하여 Si 기판의 함몰에 판한 공정의 안정도와 함몰 시 제작된 때턴의 특성의 변화에 대해 관찰 하였다. Si 기판의 함몰에 Active device를 이용하여 특성의 변화를 살펴보고 공정의 안정도를 확립하려 했지만 Active device는 측정 시 bias의 확보와 특성의 민감한 변화로 인해 비교적 측정이 용이하고 공정의 test 지표를 삼기 위해 passive device 를 구현하여 함몰해 보았다. Passive device 의 제작 과정은 Si 기판 위에 spin coating을 통해 PI(Poly Imide)를 10um로 적층한 후에 Cr과 Au를 seed layer로 증착을 하였다. 그리고 photo lithography 공정을 통하여 photo resister patterning 후에 전해 Cu 도금을 거쳐 CPW 구조로 $50{\Omega}$ line 과 inductor를 형성하였다. 제작 된 passive device의 함몰 전 특성 추출 data와 SoP-L공정을 통한 함몰 후 추출 data 비교를 통해 특성의 변화와 공정의 안정도를 확립하였다. 차후 안정된 SoP-L 공정을 이용하여 Active device를 함몰 한다면 특성의 변화 없이 size 룰 줄이는 효과와 외부 자극에 신뢰도가 강한 기판이 제작 될 것으로 예상된다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 1999년도 추계 기술심포지움 논문집
• /
• pp.59-63
• /
• 1999

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.69-72
• /
• 2000

기판과의 동시소성에 의한 고주파 MCM-C(Multi-Chip-Module-Cofired)용 저항을 제작하고 6 GHz 까지의 RF 특성을 측정하였다. 기판은 저온 소성용 기판으로서 총 8층으로 구성하였으며, 7층에 저항체 및 전극을 인쇄하고 Via를 통하여 기판의 최상부까지 연결되도록 하였다 저항체 Pastes, 저항체의 크기, Via의 길이 변화에 따라서 저항의 RF 특성은 고주파일수록 더욱 DC 저항값에서부터 변화되는 양상을 보였다. 내부저항의 등가회로를 구현한 결과, 저항은 전송선로, Capacitance 성분이 혼재되어 있는 것으로 나타났으며 전극의 형태에 따라 Capacitance 성분이 많은 차이를 나타내었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.165-168
• /
• 2002

본 연구에서는 칩인덕터 코어 소재로 사용되는 (NiCuZn)-ferrite를 습식합성법을 이용하여 나노크기의 초미세 분말을 합성하였으며, 합성된 (ZiCuZn)-ferrite 의 제조공정 및 전파기적 특성에 관하여 고찰하였다. 조성은 (N $i_{0.4-x}$C $u_{x}$Z $n_{0.6}$)$_{1+w}$ (F $e_2$ $O_4$)$_{1-w}$에서 x의 값을 0.05~0.25 범위로 변화시켰으며, w 값은 0.03으로 고정하였다. 소결은 8$50^{\circ}C$에서 9$50^{\circ}C$의 범위에서 진행하였다. 나노크기의(NiCuZn)-ferrite를 사용함으로서 시약급 원료로 제조된 것보다 소결온도를 낮출 수 있었고, 밀도가 높은 페라이트 소결체를 얻을 수 있었다. 또한 초투자율, 품질계수 등 전자기적 특성이 우수하게 나타났다. 그 밖에 습식합성법으로 합성한 (NiCuZn)-ferrite 의 결정성, 미세구조 등을 XRD, SEM 을 이용하여 고찰하였다.하였다.다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1301-1302
• /
• 2006

In this paper, embedded spiral inductors are investigated into the PCB substrate for low cost RF SOP applications. The spiral inductors designed with geometrical variations were simulated, fabricated, measured, and characterized by using 3D EM simulator, 8 layered PCB standard process and HP 8510B network analyzer (or verifying their applicability. The fabricated embedded spiral inductor has inductance of 9.4 nH at 800MHz, maximum quality factor of 64.8 at 1.09GHz and self resonant frequency of 3.93GHz, respectively. As the measured inductances and quality factors are well matched with simulated ones. PCB embedded spiral inductors are promising for advanced electronic systems with various functionality, low cost, small size and volume.

• 마이크로전자및패키징학회지
• /
• 제15권1호
• /
• pp.59-64
• /
• 2008

최근 DC-DC 초퍼의 소형경량화 및 저소음화를 위해서 초퍼에 사용한 전력용 반도체 스위치의 스위칭 주파수를 증대시키고 있다. 이에 따른 스위칭 손실의 증대는 초퍼의 효율을 상당히 감소시키는 요인으로 주어진다. 이를 해결하기 위해 본 논문에서는 초퍼에 사용한 반도체 스위치의 턴-온, 턴-오프를 소프트 스위칭(영전류 또는 영전압 스위칭)으로 동작시켜 스위칭 손실을 최소화하는 새로운 고효율의 DC-DC 초퍼를 제안한다. 제안한 초퍼의 소프트 스위칭 동작은 스위치의 동작 시점에 부분공진 회로가 형성되어 인덕터의 전류와 커패시터의 전압이 영으로 될 때 스위치를 동작시키는 부분공진 기법이 적용된다. 또한 제안한 초퍼에 적용된 부분공진 회로는 승압용으로 사용한 인덕터와 스너버 커패시터에 의해 설계되어 초퍼의 회로 토폴로지가 간단하다. 컴퓨터 시뮬레이션과 실험결과를 통해 제안한 DC-DC 초퍼의 타당성이 입증된다.

• 마이크로전자및패키징학회지
• /
• 제7권1호
• /
• pp.1-5
• /
• 2000

기판과의 동시소성에 의한 고주파 MCM-C (Multi Chip Module-Cofired)용 저항을 제작하고 DC 및 6 GHz 까지의 RF 특성을 측정하였다. 기판은 저온 소성용 기판으로서 총 8층으로 구성하였으며, 7층에 저항체 및 전극을 인쇄하고 via를 통하여 기판의 최상부까지 연결되도록 하였다. 저항체 페이스트, 저항체의 크기, via의 길이 변화에 따라서 저항의 RF 특성은 고주파일수록 더욱 DC 저항값에서 부터 변화되는 양상을 보였다. 측정결과로부터 내부저항은 저항용량에 관계없이 전송선로, capacitor, inductor성분이 저항성분과 함께 혼재되어 있는 하나의 등가회로로 표현할 수 있으며, 내부저항의 구조 변화에 의한 전송선로의 특성임피던스 $Z_{o}$의 변화가 RF 특성을 크게 좌우하는 것으로 보여진다.

• 마이크로전자및패키징학회지
• /
• 제28권2호
• /
• pp.81-88
• /
• 2021

본 논문에서는 LTCC(Low Temperature Co-fired Ceramic) 기판을 적용하여 24 GHz 대역 회로에서 활용될 수 있는 수동소자 라이브러리를 구현하였다. 회로에서 사용 목적에 따라 큰 용량 값의 수동소자가 필요하며, 기본 구조인 전극 커패시터와 Spiral 구조 인덕터로 설계할 수 있지만, SRF(Self-Resonant Frequency)가 사용 주파수인 24 GHz 보다 낮아 고주파 영역에서는 활용이 불가능하다. 이러한 주파수 한계를 해결하기 위해, DC와 고주파 영역 사용 수동소자를 분류하여 제안하였다. 기본 구조는 DC와 같은 1~2 GHz 미만의 낮은 주파수 사용에 적합하다. 24 GHz 대역인 고주파용으로는 마이크로스트립 λ/8 길이 stub 구조를 제안하였고, open 및 short stub 구조는 각각 커패시터 및 인덕터로 동작하고, stub 고유의 임피던스 값을 가진다. 여기서 임피던스 계산식을 통해 수동소자 용량 값을 얻을 수 있다. 본 논문에서 고안한 수동소자는 유전율 7.5인 LTCC 기판으로 제작하고 측정하여, DC 사용 기본 구조 커패시터와 인덕터는 각각 2.35~30.44 pF, 0.75~5.45 nH 용량의 라이브러리를 구성하였다. 고주파 영역에서 사용 가능한 stub 구조의 커패시터와 인덕터는 각각 0.44~2.89 pF, 0.71~1.56 nH 으로 라이브러리를 구축하였다. 측정을 통해 용량 값을 다양화하는 방법을 검증하였으므로 더욱 세분화된 라이브러리를 구현할 수 있으며, 사용 주파수 24 GHz 대역의 레이더 모듈에서 다층 기판동작 회로와 집적화할 수 있는 수동소자의 대안이 될 것이다.

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.75-79
• /
• 2013

A power distribution network (PDN) is a network that provides connection between the voltage source supply and the power/ground terminals of a microprocessor chip. It consists of a voltage regulator module, a printed circuit board, a package substrate, a microprocessor chip as well as decoupling capacitors. For power integrity analysis, the board and package layouts have to be transformed into an electrical network of resistor, inductor and capacitor components which may be expressed using the S-parameters models. This modeling process generally takes from several hours up to a few days for a complete board or package layout. When the board and package layouts change, they need to be re-extracted and the S-parameters models also need to be re-generated for power integrity assessment. This not only consumes a lot of resources such as time and manpower, the task of PDN modeling is also tedious and mundane. In this paper, a block-based PDN modeling is proposed. Here, the board or package layout is partitioned into sub-blocks and each of them is modeled independently. In the event of a change in power rails routing, only the affected sub-blocks will be reextracted and re-modeled. Simulation results show that the proposed block-based PDN modeling not only can save at least 75% of processing time but it can, at the same time, keep the modeling accuracy on par with the traditional PDN modeling methodology.