• 제목/요약/키워드: offset 전압

검색결과 289건 처리시간 0.024초

유전체 공진기를 이용한 X-band 전압제어 발진기 설계 및 제작 (Design and Fabrication of Voltage Control Oscillator at X-band using Dielectric Resonator)

  • 한석균;최병하
    • 한국항해항만학회지
    • /
    • 제27권5호
    • /
    • pp.513-517
    • /
    • 2003
  • 본 논문에서는 유전체 공진기를 이용하여 X-band에서 안정된 소스원으로 사용할 수 있는 전압제어 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도를 얻기 위하여 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q값이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 회로 시뮬레이터인 ADS를 사용하였다. 제작된 전안제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.05 GHz에서 2.22 dBm 출력 파워와 -30 dBc의 고조파 억압과 중심 주파수 100 KHz offest에서 -130 dBc의 위상잡음 특성을 얻을 수 있었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 변화는 중심주파수에서 $\pm$8.7 MHz를 얻었다. 제작된 VCDRO는 X-band에서 국부 발진기로 이용될 수 있음을 확인하였다.

이득 제어 지연 단을 이용한 1.9-GHz 저 위상잡음 CMOS 링 전압 제어 발진기의 설계 (Design of the 1.9-GHz CMOS Ring Voltage Controlled Oscillator using VCO-gain-controlled delay cell)

  • 한윤택;김원;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제46권4호
    • /
    • pp.72-78
    • /
    • 2009
  • 본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

소스 궤환 저항을 이용한 직교 신호 발생 CMOS 전압제어 발진기 설계 (Design of Quadrature CMOS VCO using Source Degeneration Resistor)

  • 문성모;이문규;김병성
    • 한국전자파학회논문지
    • /
    • 제15권12호
    • /
    • pp.1184-1189
    • /
    • 2004
  • 본 논문에서는 직교신호를 발생할 수 있는 새로운 구조의 전압제어 발진기를 설계 제작하였다. 정확한 직교 신호 특성과 낮은 위상잡음 특성을 동시에 얻기 위하여 결합 증폭기의 source단자에 저항 궤환을 이용하여 차동 발진기를 결합시켰다. 발진기는 0.18 um 표준 CMOS 공정을 이용하여 제작하였다. 제작한 발질기의 위상잡음 특성은 -120 dBc/Hz @ 1 MHz 0$\~$1.8 V 전압을 가변하였을 때, 2.34 GHz$\~$2.55 GHz의 210 MHz 주파수 가변을 얻었다. 또한 낮은 IF 주파수 혼합기와 결합하여 측정한 결과 직교신호의 위상 오차는 0.5도, 진폭 오차는 0.2 dB 이하를 보였다. 바이어스 전류는 1.8 V 공급전압에 대해 전압제어발진기의 Core 부분 5 mA를 포함하여 전체적으로는 19 mA를 요구한다.

낮은 위상잡음을 갖는 X-band 전압제어 유전체 공진형 발진기의 설계 및 제작 (Design and Fabrication of a X-band Voltage Control Dielectric Resonator Oscillator with The Low Phase Noise)

  • 박창현;최병하
    • 대한전자공학회논문지TC
    • /
    • 제41권5호
    • /
    • pp.69-76
    • /
    • 2004
  • 본 논문에서는 낮은 위상잡음을 갖는 X-band용 전압 제어 유전체 공진형 발진기를 설계ㆍ제작하였다. 위상잡음을 개선하기 위하여 저잡음 특성과 프리커 잡음이 낮은 MESFET과 높은 선택도와 Q값이 큰 유전체 공진기를 사용하였다. 또한 바렉터 다이오드는 부하의 영향을 줄이기 위해서 Q-factor가 매우 큰 것을 사용하여야 하며, 전압에 대한 주파수 변동이 선형이 되도록 하기 위해 다이오드의 Gamma가 큰 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 회로 시뮬레이터인 ABS를 사용하였다. 제작된 전압제어 유전체 공진형 발진기의 특성을 측정한 결과, 중심 주파수 12.05 ㎓에서 5.8㏈m의 출력 파워와 -30 ㏈c의 고조파 억압과 100㎑ offest 주파수에서 -114 ㏈c의 위상잡음 특성을 얻을 수 있었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 동조 범위는 15.2 ㎒를 얻었고 이때의 전력 평탄도는 -0.2㏈ 의 우수한 성능을 얻을 수 있었다. 제작된 발진기는 X-band에서 국부 박진기로 이용될 수 있음을 확인하였다.

FMCW 레이더용 전압제어 유전체 발진기의 구현 (Implementation of Voltage Control Dielectric Resonator Oscillator for FMCW Radar)

  • 안용복;박창현;김장구;조현식;강상록;한석균;최병하
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 추계종합학술대회
    • /
    • pp.398-402
    • /
    • 2003
  • 본 논문에서는 FMCW레이더 시스템에서 안정된 소스원으로 사용할 수 있는 전압제어 유전체 공진 발진기를 구현하였다. 위상 잡음을 개선하기 위하여 저잡음 특성을 가진 MESFET과 높은 선택도의 유전체 공진기를 사용하였고, 안정된 전압 가변을 하기 위하여 Q값이 높고 가변 특성이 좋은 바렉터 다이오드를 사용하였다. 구현된 회로는 최적의 성능을 갖도록 하모닉 발란시스 시뮬레이션을 사용하였다. 제작된 전압제어 유전체 공진 발진기의 특성을 측정한 결과, 중심 주파수 12.0GHz에서 2.22dBm 출력 파워와 -30dBc의 고조파 억압과 중심 주파수 100kHz offest에서 -130dBc의 매우 좋은 위상잡음 특성을 얻었으며, 바렉터 다이오드에 인가되는 전압의 변화에 따른 주파수 가변 범위는 중심주파수에서 $\pm$18.7MHz를 얻었다. 제작된 VCDRO는 FMCW의 국부 발진기로 이용될 수 있음을 확인하였다.

  • PDF

전류펌핑 알고리즘을 이용한 클락 동기용 CMOS PLL 설계 (Design of a CMOS PLL with a Current Pumping Algorithm for Clock Syncronization)

  • 성혁준;윤광섭;강진구
    • 한국통신학회논문지
    • /
    • 제25권1B호
    • /
    • pp.183-192
    • /
    • 2000
  • 본 논문에서는 전류펌핑 알고리즘을 이용한 클락 동기용 3.3V 단일 공급 전압하에서 3-250MHz 입력 록킹 범위를 갖는 2중 루프 구조의 CMOS PLL 회로를 설계하였다. 본 논문은 전압 제어 발진기 회로의 전압대 주파수의 선형성을 향상시키기 위한 전류펌핑 알고리즘을 이용한 PLL 구조를 제안한다. 설계된 전압 제어 발진기 회로는 75.8MHz-1GHz 의 넓은 주파수 범위에서 높은 성형성을 가지고 동작한다. 또한, 록킹 되었을 때 루프 필터 회로를 포함한 저하 펌프 회로의 전압 변동 현상을 막는 위상 주파수 검출기 회로를 설계하였다. 0.6$\mu\textrm{m}$ N-well single-poly triple metal CMOS 공정을 사용하여 모이 실험 한 결과, 125MHz의 입력 주파수를 갖고 1GHz의 동작 주파수에서 3.5$\mu\textrm{s}$의 록킹 시간과 92mW의 전력 소모를 나타내었다. 측정 결과 V-I 컨버터 회로를 포함한 VCO 회로의 위상 잡음은 100kHz의 옵셋 주파수에서 -100.3dBc/Hz를 나타내었다.

  • PDF

시간영역 비교기를 이용한 ZQ 보정회로 설계 (Design of ZQ Calibration Circuit using Time domain Comparator)

  • 이상훈;이원영
    • 한국전자통신학회논문지
    • /
    • 제16권3호
    • /
    • pp.417-422
    • /
    • 2021
  • 본 논문에서는 시간영역 비교기를 응용한 ZQ 보정회로를 제안한다. 제안하는 비교기는 VCO기반으로 설계되었으며 전력소모를 감소시키기 위해 추가적인 클록 발생기를 사용하였다. 제안한 비교기를 사용하여 참조 전압과 PAD 전압을 낮은 1 LSB 전압 단위로 비교하여 추가적인 오프셋 보정과정을 생략할 수 있었다. 제안하는 시간영역 비교기 기반의 ZQ 보정회로는 1.05 V 및 0.5 V 공급전압의 65 nm CMOS공정으로 설계되었다. 제안한 클록 발생기를 통해 단일 시간영역 비교기 대비 37 %의 전력소모가 감소하였으며 제안하는 ZQ 보정 회로를 통해 최대 67.4 %의 mask margin을 증가시켰다.

저주파 잡음이 억압된 5.5 GHz 전압제어발진기 (A 5.5 GHz VCO with Low-Frequency Noise Suppression)

  • 이자열;배현철;이상흥;강진영;김보우;오승엽
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.465-468
    • /
    • 2004
  • In this paper, we describe the design and implementation of the new current-current negative feedback (CCNF) voltage-controlled oscillator (VCO), which suppresses 1/f induced low-frequency noise. By means of the CCNF, the high-frequency noise as well as the low-frequency noise is prevented from being converted into phase noise. The proposed CCNF VCO shows 11-dB reduction in phase noise at 10 kHz offset, compared with the conventional differential VCO. The phase noise of the proposed VCO is -87 dBc/Hz at 10 kHz offset frequency from 5.5-GHz carrier. The proposed VCO consumes 14.0 mA at 2.0 V supply voltage, and shows single-ended output power of -12.0 dBm.

  • PDF

접속 속도 향상 및 전력소모를 줄인 위성용 접속회로 연구 (Research for the interface circuit to reduce static current and rising time)

  • 원주호;고형호
    • 한국위성정보통신학회논문지
    • /
    • 제11권3호
    • /
    • pp.114-118
    • /
    • 2016
  • 인공위성은 다양한 제작사에서 공급하는 전장품들로 구성되는 시스템이다. 각 제작사에서는 각 제작사에서 사용하는 제작 이력 및 제작하는 위성 요구조건에 따라 다양한 내부전원을 사용하게 된다. 따라서 전장품마다 사용하는 내부전원이 다르기 때문에 전장품 사이의 접속요건에 대한 분석이 필수적이다. 접속요건에 대한 검증을 완화시키기 위해서 사용되는 회로가 Open Collector회로로, Open collector는 내부전원 차이에서 발생하는 문제를 완화시킬 수 있지만, 정전류에 의한 전력소모 증가 및 상승시간의 증가와 offset 전압 문제를 발생시킬 수 있다. 따라서 본 논문에서는 전력소모를 감소시키면서 빠른 반응시간을 얻기 위한 접속회로를 제안하고, 감소되는 전력 및 상승시간 감소를 분석한다.

2mm×2mm 압저항형 가속도센서 설계 및 제작 (Design and Fabrication of 2mm×2mm sized Piezoresistive Accelerometers)

  • 전연화;김현철
    • 전자공학회논문지
    • /
    • 제52권2호
    • /
    • pp.83-88
    • /
    • 2015
  • 본 논문에서는 $2mm{\times}2mm$ 크기를 가지며 빔의 위치가 다른 2가지 종류의 압저항형 가속도 센서를 설계하고 제작하여 감도 특성과 온도에 따른 옵셋 특성을 측정하고 비교하였다. 4빔 스프링 구조와 8빔 스프링 구조를 가지는 압저항형 가속도센서를 제작 하였으며, ANSYS 프로그램을 이용하여 공진주파수 특성과 스트레스 분포도를 분석하고 제작하였다. 제작된 가속도센서의 감도와 온도에 따른 옵셋 특성을 측정하고 서로 비교하였다. 감도는 4빔 스프링 구조가 $21.38{\mu}V/V/g$으로 더 우수한 특성을 보였으며 온도에 따른 옵셋 출력 전압은 4빔 스프링 구조가 $154.45ppm/^{\circ}C$으로 더 작게 변화하였다.