• 제목/요약/키워드: network-on-chip

검색결과 383건 처리시간 0.031초

Audio-signal Transfer System Design and Evaluation based on Power Line Communication

  • Kim, Kwan-Kyu;Yeom, Keong-Tae;Kim, Yong-Kab
    • Transactions on Electrical and Electronic Materials
    • /
    • 제9권3호
    • /
    • pp.123-127
    • /
    • 2008
  • The paper is to solve the problem of existing audio signal transfer system which has a difficulties of system organization and the increase of additional install cost and unfriendly interior. To solve the existing system, we drew the new audio signal transfer system based on PLC and evaluated it. A transmitter and a receiver were designed using the PLC chip INT5500CS. An audio signal transfer system was configured with a CD player to which audio signals are sent from the transmitter and a speaker connected to the receiver. For performance evaluation of this system, a USBPre external sound card and Smaart Live 5 which is a PC-based sound measuring program were added. As a result of our experiment, the measured signal level is $2{\sim}3$ dB lower than reference signal, latency is 16.69 ms, and the specific character of coherency is bad in high frequency band. Otherwise, this system transmits and receives signals over 90 % in good condition as a result of measuring pink noise, frequency (1 kHz), and phase, magnitude. In view of the result so far achieved, the system designed this study has excellent performance, it resolves defect of existing audio signal transfer system.

패킷 방식 네트워크상의 적응적 경로 선정을 위한 군집체 특성 적용 하드웨어 구현 (Hardware Implementation of Social Insect Behavior for Adaptive Routing in Packet Switched Networks)

  • 안진호;오재석;강성호
    • 대한전자공학회논문지SD
    • /
    • 제41권3호
    • /
    • pp.71-82
    • /
    • 2004
  • 생태계의 군집 특성을 네트워크 환경에 적용하여 급변하는 환경에 대한 자가 적응 및 생존 특성을 부여하는 연구가 최근 많은 주목을 받고 있다. 그 중 AntNet은 개미를 모델링한 모바일 에이젼트를 사용하여 최적의 네트워크 경로를 선택하는 적응적 라우팅 알고리즘이다. 본 논문에서는 SoC 시스템에 적용 가능한 AntNet 기반 하드웨어 구조를 제안한다. 제안된 구조는 기존 알고리즘 수준의 AntNet을 하드웨어 레벨로 근사화 하여 설계되었으며, 기존 AntNet과 가상 네트워크 구조에서의 비교를 통하여 그 타당성을 검증하였다. 그리고 RTL 수준의 설계 및 합성 결과를 통하여 제안된 하드웨어 구조가 AntNet 기반 라우팅 구현에 효과적임을 확인할 수 있었다.

IoT Network에서 위치 인식을 위한 가중치 방식의 최대우도방법을 이용한 하드웨어 위치인식엔진 개발 연구 (A Hardwired Location-Aware Engine based on Weighted Maximum Likelihood Estimation for IoT Network)

  • 김동순;박현문;황태호;원광호
    • 전자공학회논문지
    • /
    • 제53권11호
    • /
    • pp.32-40
    • /
    • 2016
  • 센서네트워크 센서노드의 위치정보는 기본적으로 센싱 데이터가 얻어진 위치를 알려주는 목적으로 사용되며 Context 기반 고차원 서비스를 제공하기 위한 가장 중요한 정보중 하나이다. 센서네트워크상에서 위치인식을 위해 다양한 방법들이 연구되고 제안되어 왔으며, 이러한 방법 중에 IEEE 802.15.4 센서네트워크의 물리 계층과 매체 접근 계층을 이용한 위치인식 방법에 관한 연구방법이 크게 대두되고 있다. IEEE 802.15.4 프로토콜은 장치간의 저가격, 저속의 무선 통신을 지향하기 때문에 구현에 있어서 고도화된 최적화가 중요한 요구사항이라 할 수 있다. 하지만 수신 신호의 세기를 가지고 센서 노드들의 위치를 계산하는 방법은 최적화 문제의 해를 구하기 위한 과정이기 때문에 많은 연산 량이 필요로 하게 되고, IEEE802.15.4를 지원하는 System-On-a-Chip (SoC)의 경우 8비트 마이크로 컨트롤러기반으로 설계되어 있다는 점을 고려하면, IEEE802.15.4 기반의 위치 인식 서비스를 위해서는 하드웨어에 기반을 둔 위치 인식 엔진의 필요성이 무엇보다 중요하다. 본 논문은 IEEE 802.15.4 물리계층에 기반을 둔 가중치 기반의 최대우도방법 위치인식기 하드웨어 구현에 관해 제안하고자 한다. 테스트 베드를 이용한 필드테스트 결과 제안하는 하드웨어 기반 가중치 방식의 위치 인식방법은 정확도에서 10% 정도의 개선과 함께 내장 마이크로 컨트롤러의 연산량 및 메모리 액세스를 30% 정도 감소시켜 시스템 전원소모를 줄일 수 있는 결과를 얻을 수 있었다.

A Dual-Mode 2.4-GHz CMOS Transceiver for High-Rate Bluetooth Systems

  • Hyun, Seok-Bong;Tak, Geum-Young;Kim, Sun-Hee;Kim, Byung-Jo;Ko, Jin-Ho;Park, Seong-Su
    • ETRI Journal
    • /
    • 제26권3호
    • /
    • pp.229-240
    • /
    • 2004
  • This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

  • PDF

NiO, CuO 조성비와 B-Bi-Zn 첨가가 Hexagonal-Ferrite의 투자율에 미치는 영향 (Effect of Constituent Ration NiO, CuO and B-Bi-Zn Addition on the Permeabilities of Hexagonal-ferrite)

  • 정승우;김태원;전석태;명태호;최우성
    • 한국재료학회지
    • /
    • 제10권6호
    • /
    • pp.430-436
    • /
    • 2000
  • 본 연구에서는 hexagonal-ferrite에서 NiO, CuO의 몰비와 B-Bi-Zn 첨가제에 따른 미세구조, 밀도 흡수율, 수축율, 주파수에 따른 투자율 등의 특성을 관찰하여 수 GHz대역의 고주파 침 인덕터용 재료로서의 가능성을 확인하고자 하였다. 투자율의 측정은 impedance analyzer 와 network analyzer를 이용하여 100kHz∼3GHz 대역까지 실시하였다. 특성의변화를 살펴본 결과 사용된 B-Bi-Zn 유리분말은 전극돠의 동시소결이 가능하게 보였으며, 복수투자율의 결과에 의하며, 1.8GHz까지는 그 값이 변화를 보이지 않고 일정하였고, 복소투자율의 허수값이 최고값에서 나타나는 공진주파수는 2 GHz 부근에서 관찰되었다.

  • PDF

Ad hoc 방식의 PCMCIA 접속에 의한 리눅스 기반의 무선 네트워크 시스템 구현 (An Implementation of the Embedded Linux System on the Wireless Network using Ad hoc PCMCIA Interface)

  • 김성호;문호선;김용득
    • 전자공학회논문지CI
    • /
    • 제44권4호통권316호
    • /
    • pp.1-9
    • /
    • 2007
  • 본 논문에서는 PCMCIA 접속을 위한 전용 제어 칩을 사용하지 않고, Ad hoc 기법을 활용한 ARM 프로세서 기반의 리눅스 시스템 구현방안을 제안한다. 먼저 PCMCIA접속 신호를 생성하기 위한 조합논리 소자의 구성 및 프로세서와의 접속을 위한 타이밍에 대해 기술하고, 구현된 하드웨어를 제어하기 위한 임베디드 리눅스 디바이스 드라이버에 대한 설계방안을 기술한다. 실질적인 시스템의 구현을 위해 S3C2410A(ARM9)프로세서 기반의 임베디드 리눅스 시스템을 구현하여 PCMCIA접속을 통한 무선네트워크를 구성하였다. 성능평가의 결과로 기존의 전용 제어 칩 내장 시스템의 $97.9%{\sim}102.49%$의 수행능력을 가지고 있음을 확인할 수 있었으며, 제안된 방안으로 시스템의 성능 저하 없이 프로세서 기반 PCMCIA 접속 시스템이 간소화된다.

SDH와 SONET망의 동기화를 위한 포인터 해석기의 FPGA 구현 (FPGA Implementation of a Pointer Interpreter for SDH/SONET Network Synchronization)

  • 이상훈;박남천;신위재
    • 융합신호처리학회논문지
    • /
    • 제5권3호
    • /
    • pp.230-235
    • /
    • 2004
  • 본 논문에서는 동기식 광전송망인 SDH와 SONET망의 동기화를 위해 적용되는 포인터 해석기의 FPGA 구현을 다룬다. 설계된 포인터 해석기는 포인터 추출 모듈과 포인터 해석 모듈로 구성된다. 포인터 추출 모듈은 6480진 카운터, 시프트레지스터, 포인터 워드 동기화 블록으로 구성되며, 51.84 Mb/s AU-3/STS-1 프레임 데이터에서 프레임 동기신호에 의해 H1, H2 포인터 워드 값을 찾고 이를 8 분주하여 바이트 레벨의 6.48 Mb/s로 동기화 시킨다. 포인터 해석 모듈은 majority vote, 포인터 워드 유ㆍ무효 검사, 포인터 정렬판단, NORM, AIS, LOP 상태 검사 블록들로 구성되며, 포인터 추출 모듈에서 추출한 동기화된 포인터 워드를 포인터 상태 천이 알고리즘에 의하여 주요 포인터 상태인 LOP, AIS, NORM으로 해석하고 포인터 정렬을 판단한다. VHDL로 설계하여 Xilinx Virtex XCV200PQ240 FPGA 칩으로 구현된 포인터 해석기의 시뮬레이션 결과는 프레임 데이터에서의 포인터 워드의 정확한 추출과 추출된 포인터 값에 따른 각종 포인터 상태를 판단함을 보여주었다. 본 논문에서 제시한 포인터 해석기는 광전송시스템의 수신 종단노드에서 155 Mb/s STM-1/STS-3 프레임의 포인터 해석을 위해 적용할 수 있어 SDH와 SONET망 모두에 활용할 수 있는 이점이 있다.

  • PDF

FPGA integrated IEEE 802.15.4 ZigBee wireless sensor nodes performance for industrial plant monitoring and automation

  • Ompal, Ompal;Mishra, Vishnu Mohan;Kumar, Adesh
    • Nuclear Engineering and Technology
    • /
    • 제54권7호
    • /
    • pp.2444-2452
    • /
    • 2022
  • The field-programmable gate array (FPGA) is gaining popularity in industrial automation such as nuclear power plant instrumentation and control (I&C) systems due to the benefits of having non-existence of operating system, minimum software errors, and minimum common reason failures. Separate functions can be processed individually and in parallel on the same integrated circuit using FPGAs in comparison to the conventional microprocessor-based systems used in any plant operations. The use of FPGAs offers the potential to minimize complexity and the accompanying difficulty of securing regulatory approval, as well as provide superior protection against obsolescence. Wireless sensor networks (WSNs) are a new technology for acquiring and processing plant data wirelessly in which sensor nodes are configured for real-time signal processing, data acquisition, and monitoring. ZigBee (IEEE 802.15.4) is an open worldwide standard for minimum power, low-cost machine-to-machine (M2M), and internet of things (IoT) enabled wireless network communication. It is always a challenge to follow the specific topology when different Zigbee nodes are placed in a large network such as a plant. The research article focuses on the hardware chip design of different topological structures supported by ZigBee that can be used for monitoring and controlling the different operations of the plant and evaluates the performance in Vitex-5 FPGA hardware. The research work presents a strategy for configuring FPGA with ZigBee sensor nodes when communicating in a large area such as an industrial plant for real-time monitoring.

Design of an FPGA-Based RTL-Level CAN IP Using Functional Simulation for FCC of a Small UAV System

  • Choe, Won Seop;Han, Dong In;Min, Chan Oh;Kim, Sang Man;Kim, Young Sik;Lee, Dae Woo;Lee, Ha-Joon
    • International Journal of Aeronautical and Space Sciences
    • /
    • 제18권4호
    • /
    • pp.675-687
    • /
    • 2017
  • In the aerospace industry, we have produced various models according to operational conditions and the environment after development of the base model is completed. Therefore, when design change is necessary, there are modification and updating costs of the circuit whenever environment variables change. For these reasons, recently, in various fields, system designs that can flexibly respond to changing environmental conditions using field programmable gate arrays (FPGAs) are attracting attention, and the rapidly changing aerospace industry also uses FPGAs to organize the system environment. In this paper, we design the controller area network (CAN) intellectual property (IP) protocol used instead of the avionics protocol that includes ARINC-429 and MIL-STD-1553, which are not suitable for small unmanned aerial vehicle (UAV) systems at the register transistor logic (RTL) level, which does not depend on the FPGA vender, and we verify the performance. Consequentially, a Spartan 6 FPGA model-based system on chip (SoC) including an embedded system is constructed by using the designed CAN communications IP and Xilinx Microblaze, and the configured SoC only recorded an average 32% logic element usage rate in the Spartan 6 FPGA model.

A Study on Realization of Visible Light Communication System for Power Line Communication Using 8-bit Microcontroller

  • Yun, Ji-Hun;Hong, Geun-Bin;Kim, Yong-Kab
    • Transactions on Electrical and Electronic Materials
    • /
    • 제11권5호
    • /
    • pp.238-241
    • /
    • 2010
  • The purpose of this study is to solve the problems of radio frequency bandwidth frequency depletion, confusion possibilities, and security that are in current wireless communications systems, and to confirm the possibility of applying those solutions for the next generation network. To solve the problems of the current wireless communications system, a visible light communications system for power line communication (PLC) via 8-bit microcontroller is created and the capacity is analyzed. The exclusive PLC chip APLC-485MA, an 8-bit ATmega16 microcontroller, high brightness 5pi light emitting diodes (LEDs), and the LLS08-A1 visible light-receiving sensor were used for the transmitter and receiver. The performance was analyzed using a designed program and an oscilloscope. The voltage change was measured as a function of distance from 10-50 cm. Blue LEDs showed the best performance among the measured LED types, with 0.47 V of voltage loss, but for a distance over 50 cm, precise data was not easy to obtain due to the weak light. To overcome these types of problems, specific values such as the changing conditions and efficiency value relevant to the light emitting parts and the visible light-receiving sensor should be calculated, and continuous study and improvements should also be realized for better communication conditions.