• 한국통신학회논문지
• /
• 제26권12B호
• /
• pp.1733-1740
• /
• 2001

A monolithic 5 GHz image reject mixer using a 0.5-m GaAs MESFET technology is designed and simulated. The Mixer exhibits a 13.56 dB down-conversion gain, a SSB (Single SideBand) noise figure of 11.91 dB, an input IP3 (third order intercept point) of -3.73 dBm and a PldB (1-dB compression point) of -11.0 dBm. The critical issue in the image reject mixer is the phase accuracy and magnitude balance of the 90 phase shifting network. The proposed image reject mixer realizes a 90 phase shifter on chip. This phase shifting network does not need any phase adjusting to achieve the phase error specification of 3 over a frequency range from 800 MHz to 1GHz. The simulated overall image rejection ratio is better than 50 dB.

• 한국산업정보학회논문지
• /
• 제19권2호
• /
• pp.45-49
• /
• 2014

In this work, a phase shifter radio-frequency integrated chip (RFIC) using a simple all-pass network is presented. As a tuning element of the phase shifter RFIC, tunable capacitors with a multi-layer dielectric of a para-/ferro-/para-electrics using a high tunable BST ferroelectric and a low-loss BZN paraelectric thin film were utilized. In order to evaluate and analyze the fabricated phase shifter RFIC, the same elements such as an inductor and capacitor integrated into it are also fabricated and tested. The designed phase shifter RFIC was fabricated on a quartz substrate in the size of $1.16{\times}1.21mm^2$. As the test results, the maximum phase difference of $350^{\circ}$ is obtained at 15 V and its tuning frequency bandwidth is 90 MHz from 2.72 to 2.81GHz.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• 전자공학회논문지
• /
• 제52권6호
• /
• pp.43-49
• /
• 2015

본 논문에서는 모바일 기기의 배터리 무선 충전을 위해 효율이 향상된 자기공진방식 무선전력전송 시스템을 제시한다. 전송 효율의 향상과 소형화를 위해 HFSS를 이용한 전자기 시뮬레이션을 통해 공진기 구조를 설계 및 제작하였다. 입력 임피던스와 출력 임피던스 차이에 의한 반사를 줄이기 위해 임피던스 매칭 네트워크를 적용하였다. 모바일 기기의 배터리 충전을 위해 $0.35{\mu}m$ BCD 공정을 이용하여 정류회로와 레귤레이터를 포함하는 전력수신 칩을 설계하였다. 무선전력전송 시스템 효율은 최대 75.1%를 보였으며 시스템 검증을 위한 실험에서 최대 70cm거리에서 상용화된 휴대폰 배터리(3.7V, 6.11Wh, 1680mAh)를 부하로 사용하여 충전을 확인하였다.

• 한국정보통신학회논문지
• /
• 제6권1호
• /
• pp.14-24
• /
• 2002

본 논문에서는 학습과 정정 기능을 갖는 PWM 뉴럴네트워크를 설계하였다. 설계된 PWM 뉴럴시스템에서, 네트워크의 입력과 출력 신호들은 PWM 신호에 의해서 표현되어진다. 뉴럴네트워크에서 곱셈은 가장 많이 사용하는 동작이다. 승산과 합산의 기능은 PWM 기술과 간단한 혼합모드 회로기술에 의해서 실현된다. 그러므로 설계된 뉴럴네트워크는 단지 소규모의 칩상에서 구현될 수가 있다. 하나의 뉴런과 세개의 시냅스, 연관된 학습회로로 설계된 네트워크회로는 양호한 선형성과 넓은 범위의 동작범위를 가지고 있다. PWM을 이용한 신경망회로의 학습능력을 검증하기 위해, 델타 학습 규칙을 적용하였다. AND 기능과 OR 기능 학습 예측 HSPICE 시뮬레이션을 통해서 설계한 신경망회로의 기능이 성공적임을 증명하였다.

• 한국콘텐츠학회논문지
• /
• 제9권11호
• /
• pp.90-99
• /
• 2009

본 논문에서는 RFID 기술 중 리더와 능동형 태그간 900MHz 대역을 사용하여 RFID EPC global network 교육용 시스템을 구현하였다. 능동형 태그와 리더의 설계를 임베디드 환경에서 제시하였으며 리더와 접속 가능한 서버의 소프트웨어 개발은 PC 윈도우 운영체제 환경에서 실현하였다. 개발 환경으로는 리더와 태그의 프로세서로 ATmega128를 사용하였고, 개발 언어는 C 언어로, 이를 제어하기 위하여 AVR 컴파일러가 사용되었다. 서버인 PC에서는 비주얼 스튜디오상의 비주얼 C++ 언어가 사용되었다. 시스템은 PC에서는 리더를 통해 EPC global 데이터가 포함되어 있는 태그를 붙여 관리하고, 인터넷을 통해 태그에 대한 정보 획득, 태그 메모리에 데이터를 읽기/쓰기 기능을 가지고 있다. 마지막으로 태그 메모리에 기록된 데이터를 리더를 통해 PC에 전송하고 읽기 명령으로 수신된 데이터와 태그로 전송하고 읽기 명령으로 수신된 데이터와 태그로 전송한 데이터를 비교한다. 이러한 기능을 가진 900MHz 대역의 EPC global Network RFID 교육용 시스템을 구현하였다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.23-32
• /
• 2006

다층 고속 디지털 보드에 대한 빠르고 정확한 전압 버스 설계 방법은 정확하고 정밀한 고속 보드에 전원 공급망 설계 방법을 위해 고안되었다. FAPUD는 PBEC(Path Based Equivalent Circuit)모델과 망 합성 방법의 두 중요 알고리즘을 기반으로 구성된다. PBEC 모델 기반의 회로 레벨의 2차원 전원 분배 망의 전기적 값으로부터 lumped 1차원 회로 모델로 간단한 산술 표현들을 활용한다 제안된 PBEC 기반인 회로 단계 설계는 제안한 지역 접근법을 이용해 수행된다. 이 회로 단계 설계는 온칩 디커플링 커패시터의 크기, 오프칩 디커플링 커패시터의 위치와 크기, 패키지 전압 버스의 유효한 인덕턴스를 직접 결정하고 계산한다. 설계 출력에 따라 모든 디커플링 커패시터가 포한된 lumped 회로 모델과 전압 버스의 레이아웃은 FAPUD 방법을 이용한 후 얻을 수 있다. 미세조정 과정에서, I/O Switching에 의해 덧붙여진 Simultaneous Switching Noise(SSN)를 고려한 보드 재 최적화가 수행될 수 있다 이는 전원 공급 잡음에 I/O 동작 효과가 lumped 회로 모델을 가지고 전 동작 주파수 범위에 대해 추산될 수 있기 때문이다. 게다가 만약 설계에 조정이 필요하거나 교체해야 한다면, FAPUD 방법은 다른 전면 설계변경 없이 디커플링 커패시터들을 대체하여 설계를 수정하는 것이 가능하다. 마지막으로 FAPUD 방법은 전형적인 PEEC 기본설계 방법과 비교해 정확하고 FAPUD 방법의 설계 시간은 전형적인 PEEC 기본 설계 방법의 시간보다 10배가 빠르다.

• 한국정보통신학회논문지
• /
• 제15권7호
• /
• pp.1510-1516
• /
• 2011

유비쿼터스 세상의 도래와 함께 언제 어디서나 네트워크 망에 접속하여 자신에게 필요한 서비스를 이용하는 것이 가능해 졌다. 이는 지역의 센싱 정보와 데이터를 제공하는 센서 네트워크의 발달로 인해 가속화되어 가고 있다. 현재 센서 네트워크는 환경 모니터링, 헬스케어 그리고 홈자동화와 같은 우리 삶의 편의에 큰 기여를 하고 있다. 하지만 기존의 네트워크와는 달리 한정적인 자원을 가진 센서를 통한 무선통신을 수행함으로써 공격자에게 쉽게 노출되는 단점을 가진다. 따라서 센서 네트워크 상에서의 안전한 보안통신을 위해 통신간에 유통되는 메시지는 대칭키로 암호화되어 전송된다. 지금까지 많은 대칭키 암호화알고리즘이 연구되어 왔으며 그 중에서도 HIGHT 알고리즘은 하드웨어와 소프트웨어 구현에서 기존의 AES보다 속도측면에서 효율적이다. 따라서 RFID 태그와 센서 노드 그리고 스마트 카드와 같은 자원 한정적인 장비에 적합하다. 본 논문에서는 초경량 대칭키 암호화 알고리즘인 HIGHT 알고리즘의 소프트웨어 최적화 구현 기법을 제시한다.

• 전자공학회논문지CI
• /
• 제46권6호
• /
• pp.44-55
• /
• 2009

최근 활발히 연구가 진행 중인 마이크로어레이로부터 얻어지는 유전자 발현 데이터를 이용한 질병 진단은, 데이터를 직접적으로 분석하기 힘들기 때문에 일반적으로 기계 학습 알고리즘을 사용하여 이루어져왔다. 그러나 유전자 발현 데이터를 분석함에 있어서 유전자들 간의 상호작용을 고려하는 분석이 필요하다는 최근의 연구 결과들은 기존 기계 학습 알고리즘들을 이용한 분석에 한계가 있음을 의미한다고 볼 수 있다. 본 논문에서는 특징들 사이의 고차원 상관관계를 고려 가능한 하이퍼네트워크 모델을 이용하여 유전자 발현 데이터의 분류를 수행하고 기존의 기계 학습 알고리즘들과 분류 성능을 비교한다. 또한 기존 하이퍼네트워크 모델의 단점을 개선 한 모델을 제안하고, 이를 병렬 프로세서 상에서 구현하여 처리 성능을 비교한다. 실험 결과 제안 된 모델은 기존의 기계 학습 방법들과의 비교에서도 경쟁력 있는 분류 성능을 보여주었고, 기존 하이퍼네트워크 모델 보다 안정적이고 향상된 분류 성능을 보여주었다. 또한 이를 병렬 프로세서 상에서 구현 할 경우 처리 성능을 극대화 할 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제27권2C호
• /
• pp.160-169
• /
• 2002

ATM PON (Passive Optical Network) 시스템은 OLT (Optical Line Termination)와 다수의 ONU (Optical Network Unit), 그리고 스플리터와 함께 PON을 구성하는 광케이블로 구성된다. 상향 전송에서 셀 충돌을 피하기 위하여, 새로운 ONU가 설치될 때 ranging이라는 정교한 절차를 필요로 한다. 이 절차가 종료된 후에 ONU는 OLT가 제공하는 승인에 따라 상향 셀을 전송할 수 있다. 여러 가지 요인의 변화에 의해 발생할 수 있는 셀 충돌을 예방하기 위하여, OLT는 지속적으로 셀 위상 감시를 수행해야 한다. 이는 OLT가 모든 상향 셀에 대하여 기대되는 도착 시점을 예측하고, 실제 도착하는 시점을 감시하여, 두 시점 간의 오차를 계산하는 것을 의미한다. 따라서, OLT의 TC (Transmission Convergence) 칩에는 현재 제공하는 승인에 대한 셀의 도착할 시점을 계산할 수 있는 예측기가 필요하다. 본 논문에서는 이러한 예측기를 등화왕복지연에 해당하는 길이를 갖는 이동 레지스터를 이용하여 구현한다. 하나의 레지스터는 8 비트로 구성되어, OLT는 어떤 ONU가 어떤 종류의 셀을 보내는지 확인할 수 있다. 또한 TC 칩은 예측기의 기능을 이용하여 ONU의 유효 대역폭을 계산할 수 있다. 타임 시뮬레이션과 구현된 광 보드를 측정하여, 예측기의 동작을 확인한다.