• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.20-25
• /
• 2010

평판형 rib 도파로의 설계 및 공정기술을 바탕으로 632.8 nm에서 동작하는 집적 마흐젠더 간섭계 센서(Mach-Zehnder interferometric sensor)를 제작하였다. 단일모드와 높은 감도의 두 가지 조건을 고려하여 실리카 계열($SiO_2-SiO_xN_y-SiO_2$) rib 도파로를 설계하였고 박막증착, 사진제판, RIE (Reactive Ion Etching)와 같은 반도체 공정들을 이용해 그 기하학적 구조를 구현하였다. 제작된 rib 도파로의 광출력을 cut-back방법으로 분석한 결과, 약 4.82 dB/cm의 전파손실을 측정하였다. 동시에 크롬 식각방지 층 공정을 도입하여 마흐젠더 간섭계 칩 위에 감지영역(sensing zone)을 형상화할 때 발생하는 코어 층 손상을 방지하였다. 제작된 마흐젠더 간섭계 센서를 이용한 증류수/에탄올 혼합물 굴절률 측정실험을 통해 약 $\pi$/($4.04{\times}10^{-3}$)의 소자 감도(sensitivity)를 최종 확인하였다.

• 청정기술
• /
• 제13권4호
• /
• pp.257-265
• /
• 2007

반도체 공정에서 배출되는 폐 포토레지스트 스트리퍼(photoresist stripper)의 주성분인 NMP (N-methy-pyrrolodione)와 BDG (Butyldiglyrcol)를 회수하여 재활용할 목적으로 나선형 스핀밴드시스템(spinning band stem)이 장착되어 있는 진공증류장치를 이용하여 실험실적 규모의 증류실험을 수행하였다. 정제된 NMP와 BDG의 순도는 포토레지스트 스트리퍼용 용제 기준 물성치인 순도 99.5% 이상이었고, 수분 1000 ppm 이하, 색도(APHA) 50 이하, 나트륨 성분을 제외한 대부분의 금속성분은 1 ppb 이하로 반도체용 스트리퍼 용액 제조에 재활용할 수 있는 수준임을 확인하였다. NMP와 BDG의 회수을은 PR스트리퍼 폐액 A 타입의 경우 NMP 96%, BDG 53%, B 타입의 경우 NMP 93%, BDG 57%이었다.

• 폴리머
• /
• 제24권6호
• /
• pp.837-844
• /
• 2000

본 연구에서는 반도체 봉지제로 사용되는 상용 EMC중 가속제의 함량이 다른 두 종류의 프리프레그에 대하여 그 경화거동을 등온 및 승온조건에서 시차 주사 역량계, 점도계 및 유전율 측정계를 이용하여 분석하였다. 경화반응 속도변수는 Kamal의 자동촉매 반응식을 이용하여 m+n을 2로 가정한 후 Ryan Dutta의 방법에 따라 계산에 의한 경화반응 속도의 예측 치와 실제 실험 데이터가 10$0^{\circ}C$를 제외한 나머지 온도에서는 잘 일치하는 경향을 나타내었다. 경화과정 중 겔화와 유리화와 같은 상 전이를 관찰하였으며 각각의 등온 경화온도에서 경화시간에 따른 유리전이 온도 ($T_{g}$ )를 측정하여 경화온도와 유리전이 온도가 같아지는 유리화점을 구할 수 있었고 절대온도와의 사이에 Arrhenius관계가 성립함을 확인하였다. 또한 평판형 전극을 이용한 DEA는 EMC의 경화 과정을 동정하는데 효과적으로 이용될 수 있음을 알 수 있었다. 같은 종류의 수지 시스템에서는 TTT diagram상에서 $_{gel}$$T_{g}$ 가속제의 농도에 상관없이 일정한 온도에서 나타남을 확인하였다.

• Korean Chemical Engineering Research
• /
• 제48권5호
• /
• pp.654-659
• /
• 2010

박막형 유기 태양전지의 효율 향상을 위하여 정공 수송층인 CuPc 층에 p형 유기 반도체인 rubrene을 함량 별로 도핑하여 ITO/PEDOT:PSS/CuPc: rubrene/CuPc:C60(blending ratio 1:1)/C60/BCP/Al의 이종접합구조를 가지는 p-i-n형 유기 박막형 태양전지 소자를 제조한 후, 유기 태양전지의 전류 밀도-전압(J-V) 특성, 단락 전류($J_{sc}$), 개방 전압($V_{oc}$), 충진 인자(fill factor:FF), 에너지 전환 효율(${\eta}_e$) 등을 측정하고 계산하여 성능 평가를 수행 하였다. 정공 수송층으로 사용된 CuPc 층에 rubrene을 도핑함으로써 에너지 흡수 스펙트럼에서 흡수 강도가 감소하였다. 그러나 CuPc 보다 큰 밴드갭을 가지며 높은 정공 이동도를 가지는 결정성 rubrene의 도핑에 의해 제조된 p-i-n형 유기 박막 태양전지의 성능은 향상 되는 것으로 확인되었다. 제조된 유기 태양전지의 에너지 전환 효율(${\eta}_e$)은 1.41%로 실리콘 태양전지와 비교해서 아직도 성능 향상을 위한 많은 노력이 필요함을 보여 준다.

• 폴리머
• /
• 제33권3호
• /
• pp.191-197
• /
• 2009

박막형 유기 태양전지의 성능 향상을 위하여 정공 수송층인 CuPc 층에 강한 p형 유기 반도체인 $F_4$-TCNQ을 도핑하여 ITO/PEDOT:PSS/CuPc: $F_4$-TCNQ(5wt%)/CuPc:C60 (blending ratio 1 : 1)/C60/BCP/LiF/Al의 이종 접합 구조를 가지는 P-i-n형 유기 박막형 태양전지 소자를 진공증착 장비를 이용하여 제조한 후, 유기 태양전지의 전류 밀도-전압(J-V) 특성, 단락 전류($J_{sc}$), 개방 전압($V_{oc}$), 충진 인자(fill factor: FF), 에너지 전환 효율(${\eta}_e$) 등을 측정하고 계산하여 성능 굉가를 수행하였다. CuPc 층에 $F_4$-TCNQ을 도핑함으로써 에너지 흡수 스펙트럼에서 흡수강도가 증가하였으며, $F_4$-TCNQ가 도핑된 CuPc 박막에서 $F_4$-TCNQ 유기 분자의 분산성 향상, 박막의 표면 균일성, 주입 전류(injection currents) 향상 효과등에 의해서 제조된 p-i-n형 유기 박막 태양전지의 성능이 향상되는 것으로 확인되었다. 제조된 유기 태양전지의 에너지 전환 효율(${\eta}_e$)은 0.15%로 실리콘 태양전지와 비교해서 아직도 성능 향상을 위한 많은 노력이 필요함을 보여 준다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

• 한국광학회지
• /
• 제10권6호
• /
• pp.518-523
• /
• 1999

본 연구에서는 meltback 방법으로 mesa 모양을 형성하기 위하여 여러 가지 농도의 용액으로 meltback을 하였으며 InP 기판위에 InGaAsP 활성층과 InP cap층을 가지는 웨이퍼에 mesa 모양을 형성하기 위해서는 성장온도에서 성장용액의 80%인 InGaAsP(1.55$\mu$m)용액이 가장 적합한 것으로 확인되었다. meltback 방법만으로 PBH-LD(planar buried heterosturcture laser diode)를 제작하기 위한 완전한 mesa를 형성하기는 어려우며, 따라서 본 연구에서는 화학에칭에 이어 Meltback 방법을 이용하여 mesa 모양을 형성하고 연속하여 전류 차단층을 형성시킨 PBH-LD(planar buried heterosturcture laser diode)를 제작하였다. 이렇게 제작된 MQW-PBH-LD의 전기 광학적 특성은 공진기 길이가 $300{\mu}m$일 때 임계전류는 10mA, 내부양자효율은 82%, 내부손실은 $9.2cm^{-1}$, 특성온도는 $25~45^{\circ}C$ 사이에서는 65K, $45~65^{\circ}C$사이에서는 42K이었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.230-232
• /
• 2019

Light Triggerd Thyristor (LTT)는 HVDC 및 산업용 스위치 등에 사용되는 대전력 반도체소자이다. 일반적인 Thyristor가 전기적 신호에 의해 trigger 되는 것과는 다르게 LTT는 광신호에 의해 동작하는 소자이다. 본 논문에서는 5,000V, 2,200A 급의 4인치 LTT 소자의 제작 및 전기적인 특성평가 결과를 기술하였다. 4인치 LTT의 구조적인 특징은 전면부 중앙에 광신호가 주입되는 수광부가 위치해 있으며 입력 전류 증폭을 위한 4-단계 증폭 게이트 (gate) 구조를 가지도록 설계하였다. $400{\Omega}{\cdot}cm$ 비저항을 갖는 1mm 두께의 n-형 실리콘 웨이퍼에 boron 이온주입과 열처리 공정으로 약 $30{\mu}m$ 깊이의 p-base를 형성하였으며, 고내압 저지를 위한 edge termination은 VLD (variable lateral doping) 기술을 적용하였다. 제작된 4인치 LTT는 6,500 V의 순방향 항복전압 ($V_{DRM}$) 특성을 나타내었으며, 100V의 어노드전압 ($V_A$)과 20 mA의 게이트전류 ($I_G$)에 의하여 thyristor가 trigger 됨을 확인하였다. 제작한 LTT 소자는 disk형 press-pack 패키지를 진행한 후, LTT의 수광부에 $10{\mu}s$, 50 mW의 900 nm 광 펄스를 조사하여 전류 특성을 평가하였다. LTT 패키지 샘플에 60 Hz 주파수의 광 펄스를 조사한 경우 2,460 A의 순방향 평균전류 ($I_T$)와 $336A/{\mu}s$의 반복전류상승기울기 (repetitive di/dt)에 안정적으로 동작함을 확인하였다. 또한, 펄스 전류 시험의 경우 61.6 kA의 최대 통전 전류 (ITSM, surge current)와 $1,050A/{\mu}s$의 펄스전류 상승 기울기 (di/dt of on-state pulse current)에도 LTT의 손상 없이 동작함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1218-1226
• /
• 2008

반도체 집적 기술의 발달과 컴퓨터에서 멀티미디어 기능의 사용이 많아지면서 보다 많은 기능들이 하드웨어로 구현되기를 원하는 요구가 증가되고 있다. 그래서 현재 사용되는 대부분의 32 비트 마이크로프로세서는 정수 곱셈기를 하드웨어로 구현하고 있다. 그러나 나눗셈기는 기존의 알고리즘인 SRT 알고리즘의 방식이 하드웨어 구현상의 복잡도와 느린 동작 속도로 인해 특정 마이크로프로세서에 한해서만 하드웨어로 구현되고 있다. 본 논문에서는 'w bit $\times$ w bit = 2w bit' 곱셈기를 사용하여 $\frac{N}{D}$ 정수 나눗셈을 수행하는 알고리즘을 제안한다. 즉, 제수 D 의 역수를 구하고 이를 피제수 N 에 곱해서 정수 나눗셈을 수행한다. 본 논문에서는 제수 D 가 '$D=0.d{\times}2^L$, 0.5<0.d<1.0'일 때, '$0.d{\times}1.g=1+e$, $e<2^{-w}$'가 되는 '$\frac{1}{D}$'의 근사 값 '$1.g{\times}2^{-L}$'을 가칭 상역수라고 정의하고, 상역수를 구하는 알고리즘을 제안하고, 이렇게 구한 상역수 '$1.g{\times}2^{-L}$'을 피제수 N에 곱하여 $\frac{N}{D}$ 정수 나눗셈을 수행한다. 제안한 알고리즘은 정확한 역수를 계산하기 때문에 추가적인 보정이 요구되지 않는다. 본 논문에서 제안하는 알고리즘은 곱셈기만을 사용하므로 마이크로프로세서를 구현할 때 나눗셈을 위한 추가적인 하드웨어가 필요 없다. 그리고 기존 알고리즘인 SRT 방식에 비해 빠른 동작속도를 가지며, 워드 단위로 연산을 수행하기 때문에 기존의 나눗셈 알고리즘보다 컴파일러 작성에도 적합하다. 따라서, 본 논문의 연구 결과는 마이크로프로세서 및 하드웨어 크기에 제한적인 SOC(System on Chip) 구현 등에 폭넓게 사용될 수 있다.

• 전력전자학회논문지
• /
• 제4권1호
• /
• pp.26-34
• /
• 1999

비선형 반도체 전력변화장치의 사용이 급증함에 따라 전원 측에 발생되는 고조파 및 무효전력을 보상하기 위한 능동전력필터에 관한 연구가 많이 이루어져 왔으며 실용화를 위한 노력이 계속 되고 있다. 그러나 수동필터 대비 능동전력필터의 가격이 아직까지는 고가이기 때문에 이의 상용화가 더디게 진전되고 있는 추세이며, 특히 소·중용량의 능동전력필터의 제어를 위하여 디지털 신호 처리용 프로세서인 DSP(digital signal processor)를 사용하는 경우 아직까지 그 가격이 고가이기 때문에 능동필터의 제어가격을 상승시키는 요인으로 작용한다. 한편 능동전력필터의 가격을 낮추기 위해 아날로그 제어기만을 도입하는 경우 제어회로가 너무 복잡해 지고 제어의 유연성이 떨어지는 단점을 수반하게 된다. 본 논문에서는 3상 5[kVA]급 농동전력필터의 저가형 제어기를 구현하기 위해 저가의 원칩 마이크로프로세서인 80C196KC를 사용하영 디지털 제어부를 구성하며 이를 통해 보상전류 성분의 계산 및 직류단 일정 전압제어를 수행하고, 능동필터 시스템의 전류제어를 위하여 아날로글 형태의 제어기인 히스테리시스 제어기를 함께 사용한다. 컴퓨터 시뮬레이션을 통해서 보상 시스템의 특성을 해석하였으며 실험에 의해 능동전력필터의 저가화를 위해 설계된 제어기가 고조파 및 무효전력 보상을 충실히 수행함을 확인하였다.