• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.102-102
• /
• 2011

ZnO는 우수한 전기적, 광학적 특성으로 LED, solar cell 등과 같은 광전자소자의 응용을 목적으로 많은 연구가 진행되고 있다. 최근에는 ZnO 동종접합을 만들고자 많은 연구가 진행되고 있으나 p형 ZnO의 낮은 용해성과 높은 불순물에 따른 제조의 어려움으로 현재까지는 n형 ZnO만이 전도성 기판 위에 성장되어 응용되고 있다. 전도성 기판으로서 Si의 경우 낮은 가격, 공정의 용이함 등으로 GaN, SiC 등의 기판에 비하여 많은 응용이 가능하다. 따라서 본 연구에서는 전기화학증착법을 이용하여 p-n 접합을 형성하기 위하여 p형 Si 기판 위에 n형 ZnO 나노구조를 성장하고 그 특성을 분석하였다. 전기화학증착법은 낮은 온도 및 간단한 공정과정으로 빠른 성장 속도를 가지고 나노구조를 효과적으로 성장할 수 있는 방식이다. Seed 층 및 열처리에 따른 n형 ZnO 나노구조의 성장 특성 분석을 위하여 radio frequency (RF) magnetron 스퍼터를 사용하여 ZnO 및 Al doped ZnO (AZO) seed 층을 p형 Si 기판 위에 증착 후 다양한 온도로 열처리를 수행하였다. 질산아연(zinc nitrate)과 HMT가 희석된 용액에 KCl 촉매를 일정량 첨가한 후 다양한 공정 온도, 공정시간 및 질산아연의 몰농도를 변화시켜 n형 ZnO 나노구조를 성장하였다. 성장된 나노구조의 특성은 field emission scanning microscopy (FE-SEM), energy dispersive X-ray (EDX), photoluminescence (PL) 등의 장비를 사용하여 구조적, 광학적 특성을 분석하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.35.2-35.2
• /
• 2011

나노와이어를 제작하는 많은 방법들 중에서 실리콘 기판을 무전해식각하여 실리콘 나노와이어를 제작하는 방법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해식각법을 이용한 실리콘 나노와이어 합성은 단결정 실리콘 나노와이어를 합성할 수 있고, p 또는 n형의 도핑 정도에 따라 원하는 전기적 특성의 기판을 선택하여 제작할 수 있다는 장점을 가지고 있다. 하지만 n형으로 도핑된 기판으로 나노와이어를 제작하였을 경우 식각으로 인한 나노와이어 표면의 거칠기로 인하여, 실제로는 n형 반도체 특성을 나타내지 않는 문제점을 가지고 있다. 따라서 본 연구에서는 무전해식각법으로 합성한 n형 나노와이어의 거칠기를 조절하고 filed-effect transistor (FET) 소자를 제작하여 나노와이어의 전기적 특성변화를 확인하였다. n형 나노와이어의 거칠기를 조절하기 위하여 열처리를 통해 표면을 산화시켰고, 열처리 시간에 따른 나노와이어 FET 소자를 제작하여 I-V 특성을 관찰하였다. 이때 절연막과 나노와이어 계면 사이의 결함을 최소화 하기 위하여 나노와이어를 poly-4-vinylphenol (PVP) 고분자 절연막에 부분 삽입시켰다. 나노와이어 표면의 거칠기는 high-resolution transmission electron microscopy (HRTEM)을 통하여 확인하였으며, 전기적 특성은 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage 값 등을 평가하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.5 no.3
• /
• pp.284-290
• /
• 1995

다공성 실리콘의 기공은 n형 실리콘의 경우 기판에 수직으로 성장하여 이는 큰 곡률을 가지는 기공 끝 부분에서의높은 전기장에 의한 tunneling 기구로 설명된다. 본연구에서는 불산 수용액에서 전기화학적인 방법으로 다공성 실리콘을 제조할 때 n형 단결정 실리콘 기판과 전해질 용액의 계면에서의 전압 분포를 Poisson식에 의하여 수치적으로 계산하였다. 이 전압 분포로 기공 벽에서의 전기장 세기 및 전류 세기를 구하여 기공이 기판에 수직으로 성장하는 것을 설명하였다. 기공 사이의 거리는 고갈층의 두께에 의하여 결정되며, 고갈층의 두깨를 계산하여 그 원인에 대해서도 고찰하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.92-92
• /
• 2009

실리콘 기판과 비정질 실리콘 박막 사이의 계면특성은 실리콘 이종접합 태양전지의 효율을 높이는데 있어서 중요한 요소이다. 이종접합 태양전지에서는 n형 실리콘 기판 위에 비정질 실리콘 막을 증착시키는데 이 때 비정질 실리콘 막이 증착되면서 (111)면과 (111)면이 만나는 조직화된 피라미드의 골 사이에서 부분적으로 실리콘의 에피층이 성장하게 된다. 이 에피층이 결정질 실리콘 기판과 비정질 실리콘 막 사이의 계면 특성을 떨어뜨려 이종접합 태양전지의 효율이 감소하게 된다. 본 연구에서는 n형 실리콘 기판을 이용한 고효율 실리콘 이종접합 태양전지 제작을 위하여 실리콘 기판의 조직화 상태를 다르게 하여 셀을 제작하였다. 이에 큰 피라미드 형상의 조직화된 기판 표면, 작은 피라미드 형상의 조직화된 기판 표면, 큰 피라미드 형상을 라운딩 시킨 기판 표면, 작은 피라미드 형상을 라운딩 시킨 기판 표면을 제작하여 기판 종류에 따른 이종접합 태양전지를 제작하여 특성을 비교 하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2011.05a
• /
• pp.196-197
• /
• 2011

실리콘 태양전지의 pn 접합 계면특성을 조사하기 위해서 p형 실리콘 기판 위에 전기로를 이용한 $POCl_3$ 공정을 통하여 n형의 불순물을 주입하여 pn접합을 만들었다. n형 불순물의 확산되어 들어가는 공정시간이 길고 공정온도가 높을수록 면저항은 줄어들었다. n형 불순물의 주입이 많아질수록 pn 접합 계면에서의 전자친화도가 줄어들면서 면저항은 감소되었다고 할 수 있다. n형 반도체의 페르미레벨이 높아지면서 공핍층도 생기지만 n형 불순물이 많아지면서 공핍층의 폭은 점점 좁아지고 쇼키 장벽의 높이도 낮아지면서 자유전자와 홀 쌍의 이동이 쉽게 이루어지게 되었다. n형의 불순물 확산공정시간이 긴 태양전지 셀에서 F.F. 계수가 높게 나타났으며, 효율도 높게 나타났다.

• Proceedings of the KAIS Fall Conference
• /
• 2010.05a
• /
• pp.153-155
• /
• 2010

실리콘 태양전지의 pn 접합 계면특성을 조사하기 위해서 p형 실리콘 기판 위에 전기로를 이용한 $POCl_3$ 공정을 통하여 n형의 불순물을 주입하여 pn접합을 만들었다. n형 불순물의 확산되어 들어가는 공정시간이 길고 공정온도가 높을수록 면저항은 줄어들었다. n형 불순물의 주입이 많아질수록 pn 접합 계면에서의 전자친화도가 줄어들면서 면저항은 감소되었다고 할 수 있다. n형 반도체의 페르미레벨이 높아지면서 공핍층도 생기지만 n형 불순물이 많아지면서 공핍층의 폭은 점점 좁아지고 쇼키 장벽의 높이도 낮아지면서 자유전자와 홀 쌍의 이동이 쉽게 이루어지게 되었다. n형의 불순물 확산공정시간이 긴 태양전지 셀에서 F.F. 계수가 높게 나타났으며, 효율도 높게 나타났다.

• Nuclear Engineering and Technology
• /
• v.5 no.1
• /
• pp.13-19
• /
• 1973

The photovoltaic and the electronvoltaic cells have been obtained by forming Sb-implanted n- on p-type and In-implanted p- on n-type silicon p-n junctions Such shallow implantations into silicon wafers due to each dopant were done by the VDH-Implanter. The two types of the silicon p-n junction for these cells have shown special features on their various characteristics to be fitted for the direct energy conversions. The results of the comparative study on both of these cells are described in this article.

• Journal of the Korean Vacuum Society
• /
• v.19 no.5
• /
• pp.391-396
• /
• 2010

The pn junction for solar cell was prepared on p-type Si wafer by the furnace using the $POCl_3$ and oxygen mixed precursor to research the characteristic of interface at pn junction. The sheet resistance was decreased in accordance with the increasing the diffusion process time for n-type doping on p-type Si wafer. The electron affinity at the interface in the pn junction was decreased with increasing the amount of n-type doping and the sheet resistance also decreased. Consequently, the drift current due to the generation of EHP increased because of low potential barrier. The efficiency and fill factor were increased at the solar cell with increasing the diffusion process time.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.308.2-308.2
• /
• 2014

최근 III-N계 물질 기반의 광 반도체 중 m-면 사파이어 기판을 사용하여 반극성 (11-22) GaN박막을 성장하는 광반도체의 발광효율을 높이려는 연구가 많이 진행되고 있다. 하지만, 반극성 (11-22) GaN와 m-면 사파이어 기판과의 큰 격자상수 차이와 결정학적 이방성의 차이에 의해 많은 결정 결함이 발생하게 된다. 이러한 결정결함들은 반극성 LED소자내에서 누설전류 및 비발광 재결합, 순방향전압 등의 소자특성을 저하시키는 큰 요인이 되기 때문에 고효율 발광소자를 제작함에 있어 어려움을 야기시킨다. 이러한, 반극성 LED 소자의 효율 향상을 위해 결함 분석에 대한 연구를 주를 이루고 있는 상황으로, n-GaN층에 Si도핑에 관한 연구가 진행되고 있다. 이미 극성과 비극성에서는 n-GaN층에 Si이 도핑이 증가될수록 결정질이 향상되고, 양자우물의 계면의 질도 향상 되었다는 보고가 있다. 본 연구에서는 반극성 (11-22) GaN 기반의 발광소자를 제작함에 있어 n-GaN 층의 도핑 농도 변화를 통한 반극성 GaN 박막의 결정성 및 전기적 특성 변화에 따른 LED소자의 전계 발광 특성에 대한 연구를 진행하였다. 금속유기화학증착법을 이용하여 m-면 사파이어 기판에 $2.0{\mu}m$두께의 반극성 (11-22) GaN 박막을 저온 GaN완충층이 존재하지 않는 고온 1단계 성장법을 기반으로 성장하였다.[3] 이후, $2.0{\mu}m$ 반극성 (11-22) GaN 박막 위에 $3.5{\mu}m$ 두께의 n-GaN 층을 성장시켰다. 이때, n-형 도펀트로 SiH4 가스를 4.9, 9.8, 19.6, 39.2 sccm으로 변화하여 성장하였다. 이 4가지 반극성 (11-22) n-GaN 템플릿을 이용하여 동일 구조의 InGaN/GaN 다중양자우물구조와 p-GaN을 성장하여 LED 구조를 제작하였다. X-선 ${\omega}$-rocking curve를 분석한 결과, 이러한 특성은 반극성 (11-22) n-GaN층의 Si 도핑농도 증가에 따라서 각 (0002), (11-20), (10-10) 면에서 결정 결함이 감소하고, 반극성 (11-22) n형 GaN템플릿을 이용하여 성장된 반극성 GaN계 LED소자는 20mA인가 시 도핑 농도 증가에 따라 9.2 V에서 5.8 V로 전압이 감소하였으며 역방향 전류에서도 누설전류가 감소함이 확인되었다. 또한, 전계 발광세기도 증가하였는데, 이는 반극성 n형 GaN박막의 실리콘 도핑농도 증가에 따라 하부 GaN층의 결정성이 향상과 더불어 광학적 특성이 향상되고, n형 GaN층의 전자 농도 및 이동도의 동시 증가에 따라 전기적 특성이 향상 됨에 따라 LED소자의 전계 발광 특성이 향상된 것으로 판단된다.