• 해양환경안전학회지
• /
• 제6권1호
• /
• pp.1-9
• /
• 2000

The paper describes system design of next-generation Ship Simulator using Virtual Reality (VRSS), well known as human-computer interaction. VRSS system is required to have special condition that comprises multiple user participants such as captain, officer, pilot, and quartermaster. To cope with that condition, core technologies were explored and proposed multi-networking system with broker server. The evaluation of the proposed system was done with PC-based immersion-type VR device, constituted with HMD (Head Mounted Display), Head Tracking Sensor, Puck, Headphone, and Microphone. Using the VR device, assessment test was carried out in a virtual bridge with 3D objects, which are created by VRML (Virtual Reality Model Language) program. As results of tests, it is shown that the cybernetic 3D objects were act as if real things in a real ship's bridge. Therefore, interesting interaction with participants can be obtained in the system, Thus, we found that the proposed system architecture can be applicable to VRSS system construction.

• 전자통신동향분석
• /
• 제23권3호
• /
• pp.61-71
• /
• 2008

SDR 기술은 다양한 무선통신 환경(다중모드, 다중표준, 다중대역, 다중기능)에 유연하게 개처하기 위하여 하나의 공통 하드웨어 사용자가 원하는 응용 소프트웨어(무선 프로토콜 규격)로 재구성할 수 있는 개방형 신호처리 기술이다. 그러므로 SDR은 이러한 이동통신시장의 변화에 적극적으로 대처하기 위한 핵심기술로써, 통신시장이 직면하고 있는 문제점을 해결할 수 있는 해결책 중의 하나로 고려되고 있다. 본 고에서는 SCA 기반 SDR 단말기 구현을 위해, 통신 애플리케이션 소프트웨어를 지원하는 하부 구조 관점에서 SCA Core Framework의 구조 및 기능을 기술하고, ETRI에서 SCA 2.2 규격을 준수하여 개발한 SCARLET 미들웨어 및 SDR 공용 단말 하드웨어를 소개하고, SCA 기반의 HSDPA/T-DMB 응용 컴포넌트 구현을 통한 실험 내용을 소개한다.

• Journal of information and communication convergence engineering
• /
• 제7권3호
• /
• pp.258-262
• /
• 2009

A Practical application of environmental monitoring system based on wireless sensor node network with the core of embedded system STR711FR2 microprocessor is presented in the paper. The adaptable and classifiable wireless sensor node network is used to achieve the data acquisition and multi-hop wireless communication of parameters of the monitoring base station environment including repeaters. The structure of the system is proposed and the hardware architecture of the system is designed, and the system operating procedures is proposed. As a result of field test, designed hardware platform operated with 50kbps bit rate and 5MHz channel spacing at 2040Hz. The wireless monitoring system can be managed and swiftly retreated without support of base station environmental monitoring.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (B)
• /
• pp.250-252
• /
• 2002

In most Multi-Agent Systems (MAS), agents are required to achieve their own goals. An agent's goals, however, can conflict with others either when agents compete with earth other to achieve a common goal or when they have to use a set of limited resources to accomplish agents'divergent goals. In this paper, we consider that a BDI architecture, as a shorthand fur belief, desire, and intention in any agent-based systems, is a core component of agents' mental attitudes and represent resource-bounded BDI agents in logic programming framework. We propose an algorithm in which BDI agents with different goals solve their problems through negotiation resolving goal conflicts.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.723-724
• /
• 2006

Exploiting the instruction level parallelism encountered with the limit. Single chip multiprocessor was introduced to overcome the limit of traditional processor using the instruction level parallelism. Also, a branch miss prediction is one of the causes that reduce the processor performance. In order to overcome the problems, in this paper, we make single chip multiprocessor having the idle core execute the two control flow of conditional branch. This scheme is a kind of multi-path execution technique based on single chip multiprocessor architecture.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제5권3호
• /
• pp.268-273
• /
• 2005

We propose the specialized product-line development methodology for developing the embedded system of an MSDFS (Multi Sensor Data Fusion System : called MSDFS). The product-line methodology provides a simultaneous design between software and hardware, high level reusability. However this is insufficient in requirement analysis stage due to be focused on software architecture, detailed design and code. Thus we apply the business model based on IDEF0 technique to traditional methodology. In this paper, we describe the processes of developing Core-Asset, which are requirement analysis, feature modeling, validation. The proposed model gives the efficient result for eliciting features, and ensures the high level reusability of modules performing on embedded system.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.339-342
• /
• 2010

최근 프로세서가 클럭 향상의 한계에 부딪힘에 따라, 프로세서의 성능을 향상시키기 위해 멀티 코어 기반의 병렬처리를 이용한 방법들이 제안 되고 있다. 본 논문은 여러개의 연산기를 한 명령어 사이클에 동시에 사용할 수 있는 MIMD(Multiple Instruction, Multiple Data) 구조를 가지며, Scratch Counter를 이용해 멀티 코어와 멀티 스레드의 작업을 할당하는 구조의 GP-GPU(General Purpose - Graphics Processing Unit)를 활용해 멀티 코어, 멀티 스레드 환경에서의 효율적인 픽셀 셰이딩 방법을 설계 하였다. 선형 안개 픽셀 셰이딩의 경우 싱글코어에서 18.3 FPS이며 4개의 멀티코어 GP-GPU에서는 4배가 증가한 73.2 FPS 결과를 얻었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.204-206
• /
• 2012

SMP(Symmetric Multi-Processing)는 Shared memory bus 를 사용함으로써 scalability 가 제한적이었다. 이런 SMP의 scalability 제한을 극복하기 위해 제안 된 것이 NUMA(Non Uniform Memory Access)이다. NUMA는 memory bus 를 CPU 별 local 하게 가지고 있어 자신이 가지는 memory 영역에 대해서는 다른 영역을 접근하는 것 보다 더 빠른 latency 를 가지는 구조이다. Local 한 memory 영역의 존재는 scalability를 높여 주었지만 서버 가상화 환경에서 VM을 동적으로 scheduling 을 하였을 때 VM의 page 가 실행되는 core 의 local 한 메모리 영역에 존재하지 않게 되면 remote access로 인해 local access보다 성능이 떨어진다. 이 논문에서는 서버 가상화 환경에서 최신 architecture인 AMD bulldozer에서 NUMA affinity가 위반되었을 때 발생하는 성능 저하와 어떤 상황에서 이런 NUMA affinity가 위반되어도 성능저하가 없는지 연구하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.75-78
• /
• 2013

본 연구에서는 멀티코어 기반의 안드로이드 부팅 최적화 방법을 제안하고 있다. 안드로이드 부팅 구간 중 Zygote란 프로세스 초기화 과정 시 가장 많은 연산을 하고 있었으며 Zygote 내부의 4가지 기능 중 preload구간에서 병렬기법을 적용하였다. preload는 어플리케이션의 구동에 필요한 클래스들과 리소스를 순차적으로 가져오는 함수호출 구조로 이 함수호출 구조를 다른 프로세스로 분리시켜 독립적인 연산을 수행하였다. 제안 방법을 S5PV310 듀얼코어와 Exynos4412 쿼드코어에 적용시켰고 각각 14%와 12%의 성능향상 결과를 보였다.

• 한국정보통신학회논문지
• /
• 제24권8호
• /
• pp.1109-1112
• /
• 2020

This paper presents a low cost hardware message passing engine of enhanced atomic pipelined broadcast based on processing node status. In this algorithm, the previous atomic pipelined broadcast algorithm is modified to reduce the waiting time until next broadcast communication. For this, the processor change the transmission order of processing nodes based on the nodes' communication channel. Also, the hardware message passing engine architecture of the proposed algorithm is modified to be adopted to multi-core processor. The synthesized logic area of the proposed hardware message passing engine was reduced by about 16%, compared by the pre-existing hardware message passing engine.