• 대한임베디드공학회논문지
• /
• 제18권1호
• /
• pp.31-40
• /
• 2023

Recent advances in flash technologies, such as 3D processing and multileveling schemes, have successfully increased the flash capacity. Unfortunately, these technology advances significantly degrade flash's reliability due to a smaller cell geometry and a finer-grained cell state control. In this paper, we propose an asymmetric BER-aware reliability optimization technique (aBARO), new flash optimization that improves the flash reliability. To this end, we first reveal that bit errors of 3D NAND flash memory are highly skewed among flash cell states. The proposed aBARO exploits the unique per-state error model in flash cell states by selecting the most error-prone flash states and by forming narrow threshold voltage distributions (for the selected states only). Furthermore, aBARO is applied only when the program time (tPROG) gets shorter when a flash cell becomes aging, thereby keeping the program latency of storage systems unchanged. Our experimental results with real 3D MLC and TLC flash devices show that aBARO can effectively improve flash reliability by mitigating a significant number of bit errors. In addition, aBARO can also reduce the read latency by 40%, on average, by suppressing the read retries.

• Journal of the Korean Society for Industrial and Applied Mathematics
• /
• 제7권1호
• /
• pp.7-14
• /
• 2003

The main concern of this paper is to develop a new class of quasi-newton methods. These methods are intended for use whenever memory space is a major concern and, hence, they are usually referred to as limited memory methods. The methods developed in this work are sensitive to the choice of the memory parameter ${\eta}$ that defines the amount of past information stored within the Hessian (or its inverse) approximation, at each iteration. The results of the numerical experiments made, compared to different choices of these parameters, indicate that these methods improve the performance of limited memory quasi-Newton methods.

• Journal of applied mathematics & informatics
• /
• 제24권1_2호
• /
• pp.367-376
• /
• 2007

In this paper we consider the global convergence of a new super memory gradient method for unconstrained optimization problems. New trust region radius is proposed to make the new method converge stably and averagely, and it will be suitable to solve large scale minimization problems. Some global convergence results are obtained under some mild conditions. Numerical results show that this new method is effective and stable in practical computation.

• 한국통신학회논문지
• /
• 제5권1호
• /
• pp.60-69
• /
• 1980

크고 複雜한 線形回路方程式을 갖는 큰 계통의 回路를 解析하기 위해서는 매우 많은 記憶容量과 時間이 必要하다. 이러한 記憶容量과 계산 時間을 줄이기 위해서 본 論文에서는 Sparse 行列을 利用하여 增幅回路의 最適 設計를 하였다.

• 한국게임학회 논문지
• /
• 제11권1호
• /
• pp.147-157
• /
• 2011

웹캠은 영상 데이터의 전송시간을 줄이기 위해 메모리 정렬은 고려하지 않는다. 메모리 정렬이 되지 않은 영상 데이터는 GPU에서 처리하기 부적합하며 고속의 영상처리를 위해서는 GPU에서 메모리 최적화가 가능한 색상 형식으로 변환되어야 한다. 본 논문은 웹캠 영상의 색상 형식 변환을 NVIDIA CUDA를 이용하여 가속하는 최적화 기법을 제안한다. 메모리 접근과 쓰레드 구성에 대한 최적화를 진행하였고, 제안하는 구조의 성능 측정과 최적화 정도를 분석하기 위해 GPU 메모리와 연산의 성능을 제한하여 실험하였다. 그 결과 최적화 방법에 따라 최대 68% 이상 성능이 향상됐다.

• 한국산학기술학회논문지
• /
• 제19권3호
• /
• pp.630-637
• /
• 2018

본 연구에서는 최적화 기법의 하나인 화음탐색법 (HS: Harmony Search)에 클러스터링 기법을 적용하여 개선된 형태의 HS를 제안하였다. HS는 음악의 즉흥연주를 모방하여 개발되었으며 무작위선택, 기억회상, 음조조정의 세 가지 연산을 이용하여 최적해를 반복적으로 탐색해 나간다. 기존의 HS의 경우, 세 가지 연산 중 기억회상을 진행할 때 해집단의 저장 공간인 해저장소 (HM: Harmony Memory)에 있는 해를 선택하는데, 이 과정에서 적합도를 정량화한 목적함수 값에 상관없이 모두 동일한 확률로 해의 선택이 이루어지고, 이에 따라 최적의 해를 탐색하는 속도가 상대적으로 낮다. 본 연구에서 제안한 개선 클러스터링 화음탐색법 (ICHS: Improved Clustering Harmony Search)는 HM에서 목적함수의 값을 기준으로 클러스터링 기법을 적용하여 목적함수 값이 유사한 솔루션들이 하나의 해집단을 형성하도록 클러스터링을 수행한다. 이를 통해 만들어진 클러스터 중 상대적으로 목적함수 값이 우수한 클러스터에는 더 높은 선택 확률을 부여하여, 적합도가 높은 클러스터에 포함된 해의 결정변수가 선택될 확률을 높게 하는 역할을 한다. 본 연구에서는 ICHS의 효율성을 검증하기 위하여 개발 기법을 기존 논문에서 제시된 수학적 최적화 문제에 적용하였고 우수한 해탐색 성능을 확인할 수 있었다. 또한 실제 공학 문제에 대한 적용성 평가를 위해 개발 기법을 대규모 상수도관망 관경최적화 문제에 적용하였다. 상수도관망 최적설계에 대한 ICHS의 적용 결과, 기존 최적화 기법에 비해 우수한 해를 안정적으로 도출할 수 있는 것으로 나타났다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제9권1호
• /
• pp.29-34
• /
• 2017

Over the past several decades, embedded system and flight control computer technologies have been evolved to meet the diverse needs of the mobile device market. Current embedded systems are at the heart of technologies that can take advantage of small-sized specialized hardware while still providing high-efficiency performance at low cost. One of these key technologies is multiple memory banks. For example, a dual memory bank can provide two times more memory bandwidth in the same memory space. This benefit take lower cost to provide the same bandwidth. However, there is still few software technologies to support the efficient use of multiple memory banks. In this study, we present a technique to efficiently exploit multiple memory banks by software support. Specifically, our technique use an interference graph to optimally allocate data to different memory banks by an optimizing compiler. As a result, the execution time can be improved upto 7% with the proposed technique.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 1998년도 춘계학술대회논문집; 용평리조트 타워콘도, 21-22 May 1998
• /
• pp.273-279
• /
• 1998

An immune system has powerful abilities such as memory, recognition and learning to respond to invading antigens, and is applied to many engineering algorithm recently. In this paper, the combined optimization algorithm is proposed for multi-optimization problem by introducing the capability of the immune system that controls the proliferation of clones to the genetic algorithm. The optimizing ability of the proposed optimization algorithm is identified by using two multi-peak functions which have many local optimums and optimization of the unbalance response function for rotor model.

• 한국지능시스템학회논문지
• /
• 제12권4호
• /
• pp.353-360
• /
• 2002

PID 제어기의 자동 동조 방법이 제어분야에서 많은 연구가 되어 왔으며, 제안된 제어기 또한 PID 제어기 자동동조에 관한 연구이다. 제안된 면역 알고리즘은 인간의 면역 체계를 모방한 최적화 알고리즘으로 기억 세포 메카니즘과 다른 면역 알고리즘에 비하여 덜 복잡한 구조를 가지고 있다. 이렇게 제안된 면역 알고리즘을 PID 제어기의 파라메터를 최적화하는데 사용하고자 한다. 현재까지 면역 알고리즘은 주로 시스템 파라메터의 변동이 없는 최적화 문제에 적용되어왔다. 그러므로 면역 알고리즘에서의 기억세포 메카니즘에 대한 유용성이 없으며, 또한 그에 대한 연구가 미진한 상태이다. 본 연구에서는 비선형 가변 시스템에 기억세포를 사용한 면역 알고리즘을 적용하고자 한다. 제안된 면역 알고리즘의 성능 평가를 위하여 비선형 직류 모터의 속도 제어에 적용하고, 그 결과를 컴퓨터 모의실험을 통하여 제안된 면역 알고리즘이 가변 시스템 파리메에 대하여 빠른 수렴 성능과 좋은 제어 성능을 보임을 보이고자 한다.

• 정보과학회 논문지
• /
• 제44권11호
• /
• pp.1130-1137
• /
• 2017

하나의 메모리 셀에 여러 비트의 정보를 저장하는 다치화 기법은 공정 미세화와 함께 낸드 플래시 메모리의 집적도를 크게 향상시켰지만, 그 반대급부로 MLC 낸드 플래시 메모리의 평균 쓰기 성능은 SLC 낸드 플래시 메모리 대비 두 배 이상 하락하였다. 본 논문에서는 MLC 낸드 플래시 기반 저장장치의 성능 향상을 위해 제안되었던 기존의 계층 교차적 최적화 기법들을 소개하고, 두 기법의 상호 보완성을 분석하여 해당 기법들의 한계점을 극복하는 새로운 통합 기법을 제안한다. MLC 낸드 플래시 디바이스에 존재하는 성능 비대칭성을 플래시 변환 계층 수준에서 최대한 활용함으로써, 제안하는 기법은 인가되는 다수의 쓰기 명령을 SLC 낸드 플래시 디바이스의 성능으로 처리하여 저장장치의 성능 향상을 도모한다. 실험 결과, 제안하는 기법은 기존 기법 대비 평균 39%의 성능 향상을 달성할 수 있음을 확인하였다.