• 한국정보통신학회논문지
• /
• 제18권4호
• /
• pp.825-832
• /
• 2014

조기심실수축 분류를 위한 기존 연구들은 분류의 정확성을 높이기 위해 신경망, 퍼지 이론, SVM 등과 같은 비선형 방법이 주로 사용되어 왔다. 이러한 대부분의 방법들은 P-QRS-T 지점의 정확한 측정을 필요로 하며, 데이터의 가공 및 연산이 복잡하다. 연산의 복잡도를 줄이기 위한 여러 가지 방법들이 제안되어 왔지만, 분류의 정확도가 떨어지는 문제점이 있었다. 또한 PVC는 개인의 특징에 따라 다양한 QRS 패턴이 존재하기 때문에 정확도에 한계가 있다. 따라서 이러한 문제점을 극복하기 위해서는 최소한의 특징점을 추출함으로써 연산의 복잡도를 줄이고, 개인마다 다른 QRS 패턴에 따라 PVC를 정확하게 분류할 수 있는 알고리즘이 필요하다. 따라서 본 연구에서는 QRS 패턴에 따른 QS 간격과 R파 진폭 변화율을 이용한 PVC 분류 방법을 제안한다. 이를 위해 전처리를 통해 잡음이 제거된 심전도 신호에서 R파, RR 간격, QRS 패턴을 추출한다. 이후 그 패턴에 따른 QS 간격과 R파의 진폭 변화율에 따라 PVC를 분류하였다. 제안한 방법의 우수성을 입증하기 위해 PVC가 30개 이상 포함된 MIT-BIH 9개의 레코드를 대상으로 한 R파의 평균 검출율은 99.02%의 성능을 나타내었으며, PVC 부정맥은 각각 93.72%의 평균 분류율을 나타내었다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권1호
• /
• pp.135-141
• /
• 2018

본 논문에서는 최적의 스마트 홈 제어 시스템의 설계 및 구현 방법에 대해 설명한다. 최근 센서와 통신과 같은 기술들을 발전으로 사물인터넷은 전구, 콘센트, 옷과 같은 다양한 사물을 제어할 수 있게 되었으며, 다양한 기업에서는 사물간의 협업을 통해 사용자의 삶을 향상 시킬 수 있는 서비스들을 출시되고 있다. 하지만, 기존 사물인터넷 시스템에서는 엔드 투 엔드 디바이스인 경우 다양한 프로토콜을 통해 데이터를 전송하지만 서버 및 게이트웨이는 단일 프로토콜을 지원하는 경우가 빈번하다. 또한, 사물인터넷 시스템의 제조사에 따라서 전용 어플리케이션이 존재하며, 여러 사물인터넷 디바이스들을 등록하고 제어하는데 있어서 높은 복잡성을 가지고 있다. 증강현실 사물인터넷 시스템인 경우 사물들을 검출하기 위해 OpenCV 또는 OpenGL을 사용하여 특징점 및 엣지 추출 기술을 사용 하지만 사물의 인식률이 샘플링 데이터에 따라서 편차가 크게 존재하며, 비교적 낮은 문제점이 존재한다. 제안하는 최적의 스마트 홈 시스템에서는 기존의 문제점을 보완하기 위해 OneM2M을 기반으로 사물인터넷 게이트웨이를 구현하여 엔드 투 엔드 디바이스의 다양한 프로토콜들을 지원하고, 단일 어플리케이션을 통해 다양한 사물을 제어 등 사용자의 접근성을 향상시켰다. 또한, 인공지능 분야의 딥러닝을 사용하여 디바이스들을 학습시키고 추론 및 검출을 통해 기존 시스템의 사물 인식률 향상과 인식률의 편차를 낮추었다.

• 한국항공우주학회지
• /
• 제40권9호
• /
• pp.827-832
• /
• 2012

본 논문에서는 저궤도 위성의 반작용 휠 속도 측정을 위해 M-방식과 T-방식 모두 검출가능한 보드를 설계하여 두 방식의 장점을 이용할 수 있도록 하고, 실제 위성탑재컴퓨터에 장착하여 시험을 수행하고 이를 통하여 그 설계의 유용성을 검증한다. 위성에서 반작용 휠은 위성의 자세를 변화시킬 수 있는 대표적인 구동기의 하나로 반작용 휠 구동모터의 회전에 의해 발생하는 회전관성에 의해 자세 제어를 수행하게 된다. 반작용 휠의 회전속도를 검출하는 방법으로는 일정한 주기 T 동안 발생된 반작용 휠 내부 타코 펄스를 세어 휠의 속도를 검출하는 M-방식과 휠에서 발생되는 타코 펄스들 간의 시간을 측정해서 속도를 검출하는 T-방식으로 나눌 수 있다. M-방식은 구현이 간단하고 측정 시간이 일정하다는 장점이 있으나, 저속에서는 속도 측정 분해능이 떨어진다는 단점이 있다. 그에 반해, 타코 펄스간의 시간을 측정하는 T-방식은 저속에서 정밀한 속도를 측정할 수 있으며 측정에 따른 시간 지연이 작다는 장점이 있다. 그러나 이 방법 역시 실제 구현에 있어서 연산이 복잡하고 속도에 따라 연산 속도가 달라진다는 단점이 있다.

• 한국산학기술학회논문지
• /
• 제19권3호
• /
• pp.630-637
• /
• 2018

본 연구에서는 최적화 기법의 하나인 화음탐색법 (HS: Harmony Search)에 클러스터링 기법을 적용하여 개선된 형태의 HS를 제안하였다. HS는 음악의 즉흥연주를 모방하여 개발되었으며 무작위선택, 기억회상, 음조조정의 세 가지 연산을 이용하여 최적해를 반복적으로 탐색해 나간다. 기존의 HS의 경우, 세 가지 연산 중 기억회상을 진행할 때 해집단의 저장 공간인 해저장소 (HM: Harmony Memory)에 있는 해를 선택하는데, 이 과정에서 적합도를 정량화한 목적함수 값에 상관없이 모두 동일한 확률로 해의 선택이 이루어지고, 이에 따라 최적의 해를 탐색하는 속도가 상대적으로 낮다. 본 연구에서 제안한 개선 클러스터링 화음탐색법 (ICHS: Improved Clustering Harmony Search)는 HM에서 목적함수의 값을 기준으로 클러스터링 기법을 적용하여 목적함수 값이 유사한 솔루션들이 하나의 해집단을 형성하도록 클러스터링을 수행한다. 이를 통해 만들어진 클러스터 중 상대적으로 목적함수 값이 우수한 클러스터에는 더 높은 선택 확률을 부여하여, 적합도가 높은 클러스터에 포함된 해의 결정변수가 선택될 확률을 높게 하는 역할을 한다. 본 연구에서는 ICHS의 효율성을 검증하기 위하여 개발 기법을 기존 논문에서 제시된 수학적 최적화 문제에 적용하였고 우수한 해탐색 성능을 확인할 수 있었다. 또한 실제 공학 문제에 대한 적용성 평가를 위해 개발 기법을 대규모 상수도관망 관경최적화 문제에 적용하였다. 상수도관망 최적설계에 대한 ICHS의 적용 결과, 기존 최적화 기법에 비해 우수한 해를 안정적으로 도출할 수 있는 것으로 나타났다.

• 한국항행학회논문지
• /
• 제24권2호
• /
• pp.85-91
• /
• 2020

최근 다양한 환경에서 무인기를 효율적으로 운용하기 위한 목적으로 멀티모드 레이다 시스템이 고안되었으며, 이는 PD (pulse Doppler) 방식과 FMCW (frequency modulated continuous wave) 방식을 통합하여 활용할 수 있다는 장점을 가진다. 멀티모드 레이다 시스템의 하드웨어 구조의 경우 FFT (fast Fourier transform) 프로세서와 IFFT (inverse fast Fourier transform) 프로세서가 필수적이지만, FFT 프로세서는 큰 복잡도를 갖는 구조 중 하나로 FFT 프로세서의 복잡도를 감소시키는 방향으로의 구조 설계가 필요하다. 또한, 다양한 거리 해상도를 요구하는 레이다 응용 환경을 고려했을 때, FFT 프로세서는 가변 길이의 연산을 지원할 필요가 있다. 이에 본 논문에서는 멀티모드 레이다 신호처리 프로세서 거리 추정부의 FFT 프로세서와 IFFT 프로세서를 16~1024 포인트의 가변 길이 연산을 지원하는 단일 FFT 프로세서의 하드웨어로 설계하여 제안한다. 제안된 FFT 프로세서는 MATLAB 기반 알고리즘 설계를 수행한 뒤, 그 결과를 토대로 Verilog-HDL (hardware description language)을 활용하여 RTL (register transfer level) 설계가 수행되었으며, 논리 합성 결과 총 총 7,452개의 logic elements, 5,116개의 registers로 구현 가능함을 확인하였다.

• 방송공학회논문지
• /
• 제14권6호
• /
• pp.733-741
• /
• 2009

디지털 통신 시스템에서는 대역폭과 전력을 효율적으로 사용하면서 신뢰성 높은 데이터 전송을 요구한다. 본 논문에서는 다중 반송파 방식을 사용하는 시스템에서 반송파의 직교성을 이용하여 다차원 성상도를 구현하고 전력 소비가 큰 성상 포인트의 위치를 재배치하여 평균 소비 전력을 감소시킬 수 있는 기술을 제안한다. 기존의 2차원 QAM 변조 방식을 N개의 부반송파를 사용하여 다차원 QAM 형태로 단순하게 변환하면 2 N차원 큐브 형태의 성상 포인트가 구성되는데, 전력 소비가 많은 최외각 성상 포인트들을 효율적으로 재배치하면 전력 소비를 최소화할 수 있는 2 N차원 구 형태의 성상도를 구성할 수 있다. 이와 같은 방식으로 16-QAM부터 2,048-QAM까지의 2차원 성상도를 다차원으로 변환하여 구성하고 전산모의실험을 통해 얻을 수 있는 평균 소비 전력 이득 값을 비교 분석하였다. 차원을 높일수록 재배치 성상 포인트들이 증가하므로 평균 소비 전력 이득 값이 커지는 것을 알 수 있다. 하지만 차원 증가에 따른 이득의 증가비율은 로그 형태를 가지고 있기 때문에 QAM의 성상 포인트 개수에 따라 일정한 이득값에 수렴하게 되고 수렴 값을 바탕으로 적정 다차원 성상도를 유도할 수 있다. 본 논문에서 제안한 방법으로 데이터를 전송하는 것은 하드웨어 복잡도 증가가 거의 없이 소비 전력의 효율성을 높이는데 효과적이다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.27-36
• /
• 2006

기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi D디ay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product ($D{\ast}P$) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMML 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 $57.7\%$와 $17.9\%$의 $D{\ast}P$ 값 감소 효과를 나타냈다.

• 한국통신학회논문지
• /
• 제25권6B호
• /
• pp.1082-1091
• /
• 2000

본 논문에서는 QAM (Quadrature Amplitude Modulation)을 시용하는 OFDM (Orthogonal Frequency Division Multiflexing)시스템에서 비이상적인 채널에 고속으로 데이터를 전송 시 발생하는 신호의 왜곡으로부터 보다 빠르고 효율적으로 등화를 하기 위한 등화기법을 제안하였다. 일반적으로 기존 OFDM 시스템 등화기법으로 주파수 영역에 단일 탭 선형 등화기를 사용하는 방법이 많이 사용 되었다. 이 경우 실제시스템에서 채널 환경이 시간에 따라 빠르게 변하게 될 경우 채널에 의한 왜곡을 완벽하게 보상해 줄 수없다. 그러므로 본 논문에서는 주파수 영역에 단일 탭 션형 등화기를 적용하는 대신 비선형 등화기를 적용하였으며 비선행 등화기의 단점인 낮은 SNR(Signal-to-Noise Ratio)에서의 급속한 성능 저하를 보완해주기 위하여 시간영역에 선형 등화기를 병행 사용하였다. 주파수 영역의 경우 비선형 등화기를 적용함에 있어 in-phase성분과 quadrature성분으로 구성되어 있는 QAM신호가 complex 채널 통과 시 fading에 의해 왜곡된 신호도 noise에 의해 왜곡된 신호처럼 in-phase성분과 quadrature 성분의 amplitude만이 변하므로 기존의 등화기 구조에서 cross성분을 제거하였고 이로 인하여 발생할 수 있는 약간의 오차를 보상해 주기위해 시간영역 등화가와 수렴 속도가 빠르고 오차가 적은 알고리즘을 사용하여 복잡도가 줄어든 등화기 구조를 제안하였다. 시간영역의 경우 채널왜곡에 강한 Goldcode를 trauung-sequence로 보호구간에 삽입하여 매 frame 마다 등화를 행하여 주파수영역 등화기의 성능을 보완해줌으로써 기존의 등화기법과 비교하여 보다 빠르고 효율적인 등화를 수행할 수 있는 등화기법을 제안 하였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.