• 한국정보전자통신기술학회논문지
• /
• 제10권2호
• /
• pp.192-197
• /
• 2017

본 논문은 저전력 영상 특징 추출 하드웨어 설계를 위한 공통 부분식 제거 기법 기반 이미지 필터 하드웨어 최적화 기법을 제안한다. 저전력 및 고성능 물체인식 하드웨어는 공장 자동화를 위한 산업용 로봇에 필수 모듈로 채택되고 있다. 따라서 물체인식 하드웨어의 영상 특징 추출 알고리즘에 다양하게 적용되는 Gaussian gradient 필터 하드웨어의 저면적 설계가 필수적이다. Gaussian gradient 필터의 하드웨어 복잡도를 줄이기 위해 필터에 사용되는 계수의 Symmetric한 특징과 Transposed form FIR 필터 하드웨어 구조를 이용했다. 제안된 이미지 필터의 하드웨어 구조는 알고리즘에 적용된 계수의 변형 없이 구현되었기 때문에 윤곽선 검출 알고리즘에 적용했을 때 검출 데이터의 열화 없이 구현될 수 있다. 제안된 이미지 필터 하드웨어 구조는 기존 구조와 비교했을 때 곱셈기의 수를 50% 절감할 수 있음을 확인했다.

• 센서학회지
• /
• 제30권1호
• /
• pp.15-19
• /
• 2021

Image processing is one of the major techniques that are used for computer vision. Nowadays, researchers are using machine learning and deep learning for the aforementioned task. In recent years, digit recognition tasks, i.e., automatic meter recognition approach using electric or water meters, have been studied several times. However, two major issues arise when we talk about previous studies: first, the use of the deep learning technique, which includes a large number of parameters that increase the computational cost and consume more power; and second, recent studies are limited to the detection of digits and not storing or providing detected digits to a database or mobile applications. This paper proposes a system that can detect the digital number of meter readings using a lightweight deep neural network (DNN) for low power consumption and send those digits to an Android mobile application in real-time to store them and make life easy. The proposed lightweight DNN is computationally inexpensive and exhibits accuracy similar to those of conventional DNNs.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.503-510
• /
• 2006

Readout 회로는 검출기에서 발생되는 신호를 영상신호처리에 적합한 신호로 변환시키는 회로를 말한다. 일반적으로 감지소자와의 임피던스 매칭, 증폭기능, 잡음제거 기능, 및 셀 선택 둥의 기능을 갖추어야하며, 저 전력, 저 잡음, 선형성, 단일성(uniformity),큰 동적 범위(dynamic range), 우수한 주파수 응답 특성 등의 조건을 만족하여야 한다. Focal Plane array (FPA)용 자외선 영상 장비 개발을 위한 기술 요소는 첫째, 자외선 검출기(detector) 재료 및 미세 가공 기술 둘째, detector에서 출력되는 전기신호를 처리하기 위한 ReadOut IC (ROIC) 설계기술 그리고, detector 와 ROIC를 하이브리드 본딩하기 위한 패키지 기술 등으로 구분할 수 있다. ROIC는 영상장비 지능화 및 다기능화를 가능하게 하며, 궁극적으로 고부가가치 상품화를 위한 핵심부품이다. 특히, 고해상도 영상 장비용 ROIC의 개발을 위해서는 검출기 특성, 신호의 동적 범위, readout rate, 잡음 특성, 셀 피치(cell pitch), 전력 소모 등의 설계사양을 만족하는 고집적, 저 전력 회로설계 기술이 필요하다. 본 연구에서는 칩 제작 기간 단축 및 비용의 절감을 위하여 $8\times8$ FPA용 prototype ROIC를 설계 및 제작한다. 제작된 $8\times8$ FPA용 ROIC의 단위블럭 및 전체기능을 테스트하며, ROIC 제어보드 및 영상보드를 제작하여 UART(Universal Asynchronous Receiver Transmitter) 통신으로 PC의 모니터에서 검출된 영상을 확인함으로써, ROIC의 동작을 완전히 검증할 수 있다.

• 전자공학회논문지C
• /
• 제34C권6호
• /
• pp.58-70
• /
• 1997

In this paper, an 8bit CMOS low power, high-speed current-mode folding and interpolation A/D converter is designed with te LG semicon $0.8\mu\textrm{m}$ N-well single-poly/double-metal CMOS process to be integrated into a portable image signal processing system such as a digital camcoder. For good linearity and low power consumption, folding amplifiers and for high speed performance of the A/D converter, analog circuitries including folding block, current-mode interpolation circuit and current comparator are designed as a differential-mode. The fabricated 8 bit A/D converter occupies the active chip area of TEX>$2.2mm \times 1.6mm$ and shows DNL of $\pm0.2LSB$, INL of <$\pm0.5LSB$, conversion rate of 40M samples/s, and the measured maximum power dissipation of 33.6mW at single +5V supply voltage.

• 한국컴퓨터정보학회논문지
• /
• 제16권1호
• /
• pp.1-9
• /
• 2011

최근 모바일 멀티미디어 기기들의 사용이 증가하면서 고성능, 저전력 멀티미디어 프로세서에 대한 필요성이 높아지고 있는 추세이다. 주문형반도체 (ASIC)는 모바일 멀티미디어에서 요구되는 고성능을 만족시키지만 다양한 형태의 멀티미디어 애플리케이션에서 요구되는 범용성을 만족시키지 못한다. 반면 DSP기반의 시스템은 범용성에 기인하여 다양한 형태의 애플리케이션에서 사용될 수 있으나, 주문형반도체 보다 높은 가격, 전력소모 및 낮은 성능을 가진다. 이러한 문제점을 해결하기 위해 본 논문에서는 범용성을 유지하면서 고성능, 저전력으로 영상데이터 처리가 가능한 단일 명령어 다중 데이터(Single Instruction Multiple Data, SIMD)처리 방식의 매니코어 프로세서를 제안한다. 제안한 SIMD기반 매니코어 프로세서는 16개의 프로세싱 엘리먼트(processing element, PE)로 구성되어 영상데이터 처리에 내재한 무수한 데이터 레벨 병렬성을 높인다. 모의 실험한 결과, 제안한 SIMD기반 매니코어 프로세서는 현재 상용 고성능 프로세서보다 평균 22배의 성능, 7배의 에너지 효율 및 3배의 시스템 면적 효율을 보였다.

• 대한임베디드공학회논문지
• /
• 제16권5호
• /
• pp.233-240
• /
• 2021

We propose a novel, highly accurate approximate multiplier using different types of inexact 4-2 compressors. The importance of low hardware costs leads us to develop approximate multiplication for error-resilient applications. Several rules are developed when selecting a topology for designing the proposed multiplier. Our highly accurate multiplier design considers the different error characteristics of adopted compressors, which achieves a good error distribution, including a low relative error of 0.02% in the 8-bit multiplication. Our analysis shows that the proposed multiplier significantly reduces power consumption and area by 45% and 26%, compared with the exact multiplier. Notably, a trade-off relationship between error characteristics and hardware costs can be achieved when considering those of existing highly accurate approximate multipliers. In the image blending, edge detection and image sharpening applications, the proposed 8-bit approximate multiplier shows better performance in terms of image quality metrics compared with other highly accurate approximate multipliers.

• 천문학회지
• /
• 제27권2호
• /
• pp.191-201
• /
• 1994

We propose to use the entropy of power spectra defined in the frequency domain for the deconvolution of extended images. Spatial correlations requisite for extended sources may be insured by increasing the role of power entropy because the power is just a representation of spatial correlations in the frequency domain. We have derived a semi-analytical solution which is found to severely reduce computing time compared with other iteration schemes. Even though the solution is very similar to the well-known Wiener filter, the regularizingng term in the new expression is so insensitive to the noise characteristics as to assure a stable solution. Applications have been made to the IRAS $60{\mu}m\;and\;100{\mu}m$ images of the dark cloud B34 and the optical CCD image of a solar active region containing a circular sunspot and a small pore.

• 정보과학회 논문지
• /
• 제43권11호
• /
• pp.1298-1306
• /
• 2016

휴대용 기기에서 사용 비중이 높은 디스플레이인 TFT-LCD에서는 백라이트가 소모 전력의 대부분을 차지하므로 백라이트의 세기를 줄이는 디밍 기법을 통한 전력 절감이 많이 시도되고 있으며, 이 때 일어나는 디스플레이 상 이미지의 밝기 저하로 인한 시각적 왜곡을 개선하는 이미지 보상 기법 연구가 동시에 진행되고 있다. 하지만 히스토그램 평활화와 같은 기존 이미지 보상 기법들은 인간 시각 만족도를 잘 충족하는 것에 한계점을 가진다. 본 논문에서는 히스토그램 명세화와 픽셀 보정의 결합을 통해 전력 절감과 함께 시각 만족도 개선 효과가 향상된 디밍 기법을 제안한다. 이 기법은 인간 시각을 만족하기 위해 탐색 알고리즘을 수행하므로, 빠른 이미지 처리를 위해 단순화한 계산을 통해 인간 시각 만족의 이미지를 얻어낼 수 있는 자동화 알고리즘을 포함한다. 실험 결과, 기존 백라이트 디밍에 비해 전력 절감 대비 높은 시각 만족도 개선을 보였다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1214-1217
• /
• 2018

본 논문에서는 소형 $360^{\circ}$ 구강 스캐너 임베디드 보드의 개발을 제안한다. 제안하는 소형 $360^{\circ}$ 구강 스캐너 임베디드 보드은 이미지 레벨 및 전송방식 변경 부, FPGA 부, 메모리 부, FIFO to USB 전송부 등으로 구성된다. 이미지 레벨 및 전송방식 변경 부는 소형 $360^{\circ}$ 전방위 구강 렌즈와 이미지 센서를 통해 들어온 MIPI 형식의 구강 영상을 Low Power Signal Mode와 High Speed Signal Mode로 나누어 포트에 분산 입력하고 레벨 시프트를 하여 FPGA 부에 전송한다. FPGA 부에서는 $360^{\circ}$ 영상 왜곡 보정, 영상 보정, 영상 처리, 영상 압축 등의 기능 등을 수행한다. FIFO to USB 전송부에서는 FPGA 내부의 FIFO를 통해 전달되어진 RAW 데이터를 트랜시버 칩을 사용하여 USB 3.0, USB 3.1 등의 통신 규격으로 PC에 전송한다. 제안된 소형 $360^{\circ}$ 구강 스캐너 임베디드 보드의 효율을 판단하기 위하여 공인시험기관에서 실험한 결과, 보정 영상 후 초당 프레임은 60fps 이상, 데이터 전송률은 4.99Gb/s로서 높은 수준의 결과가 산출되어 그 효용성이 입증되었다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.11-19
• /
• 1999

최근에 등장한 프랙탈 영상 압축 알고리즘은 소프트웨어적인 측면에서는 많이 연구되고 있으나, 하드웨어 구현을 위한 연구는 드물다. 그러나 , 프랙탈 영상 압축 기법이 동영상 처리를 위해 사용될 경우 소프트웨어적으로는 실시간 처리의 어려움이 있어 고속의 전용 하드웨어가 필요하다. 그러나 , 아직 복호기의 구체적인 하드웨어의 설계 예는 드물다. 본 연구에서는 $256{\times}256$의 크기의 흑백 영상의 실시간 처리가 가능한 quadtree 방식의 프랙탈 영상 압축 복호기를 전용 하드웨어로 설계하였으며, 이를 위한 저전력 기법을 제안한다. 제안한 두 가지 방법 중 첫번째는 영상의 복원 후 발생하는 블록 현상을 제거하기 위한 post-processing 방법을 하드웨어 측면에서 최적화하는 것이다. 이 방식은 기존의 소프트웨어에서 사용하던 승산기가 필요한 가중 평균 방식보다 하드웨어를 적게 소모하여 비용을 줄이며, 속도는 69%정도의 향상이 있다. 두번째 방식은 데이터 패스 내부의 곱셈기를 입력 벡터의 통계적 특성을 이용하여 소비 전력이 적도록 설계하는 것이다. 이 방식으로 설계할 경우 8 bits 이하의 크기의 곱셈기에서 저전력에 유리하다고 알려진 어레이(array) 형태의 곱셈기에 비해 약 28%정도 소비 전력을 줄일 수 있었다. 위 두 가지 전력 절감 방식을 사용하여 동작 전압 3.3V, 1 poly 3 metal, $0.6{\mu}m$ CMOS 공정으로 복호기의 코어 부분을 칩으로 제작하였다.