• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2012년도 춘계 종합학술대회 논문집
• /
• pp.287-288
• /
• 2012

프로그램의 정적 검증을 위한 명세는 1차 술어 논리(First Order Logic)가 주로 사용된다. 하지만 1차 술어 논리가 모든 정보를 표현할 수가 없기에 이를 보완하기위해 양상논리(Modal Logic)를 사용할 수가 있다. 정적 프로그램 검증을 위해 양상 논리를 이용하여 확장된 BML(Bytecode Modeling Language)은 BIRS로 변환 되어야 한다. 본 논문에서는 확장된 BML을 중간 표현 언어인 BIRS(Bytecode Intermediate Representation Specification)로 표현하기 위하여 BIRS 문법을 확장한다.

• 전산구조공학
• /
• 제9권2호
• /
• pp.163-171
• /
• 1996

구조물 모니터링 시스템의 전산환경을 구성하기 위해 필요한 지식 및 정보를 파악하고 이를 지식기반화하는 방법을 제시하였다. 전산환경의 구축을 위한 정보로는 센서 및 하드웨어, 신호처리, 그리고 손상발견/평가를 위한 지식등이 필요한데, 이들은 모두 다른 형태의 지식이므로, -즉 수학연산, 서술적 지식, 수치모델등- 어느 특정의 모델링 기법 단독으로는 이들을 효과적으로 수용하기가 매우 어렵다. 이를 해결하기 위하여 객체지향적 모델링기법과 논리언어를 혼합사용하는 방법 (Hybrid Modeling Paradigm)이 제시되었고, 이의 타당성 및 효율성 검증을 위해 모델구조물을 이용한 예제를 수행하였다.

• Journal of Power Electronics
• /
• 제6권2호
• /
• pp.114-120
• /
• 2006

This paper compares two types of direct torque controllers for permanent magnet synchronous motors(PMSMs). These controllers both use a single-chip FPGA(Field Programmable Gate Array) but have differing hardware configurations. One of the controllers was constructed by programming a soft-core CPU and hardware logic circuits written in VHDL(Very high speed IC Hardware Description Language), while the other was constructed of only hardware logic circuits. The characteristics of these two controllers were compared in this paper. The results show the controller constructed of only hardware logic circuits was able to shorten the control period and it was able to suppress the low torque ripple.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.265-268
• /
• 2012

검증에 사용하는 명세는 대부분 1차 술어 논리(First Order Logic)로 이루어져 있다. 1차 술어 논리가 자연언어 대부분을 표현하지만 표현하지 못하는 부분도 존재한다. 이를 해결하기위해 양상논리(Modal Logic)를 추가한 명세방법이 존재하지만 간접적인 방법으로만 존재할 뿐 이다. 본 논문에서는, 양상논리를 이용한 명세의 직접적인 표현을 위해 BML(Bytecode Modeling Language)을 확장한다. 이를 통해, 명세정보 표현의 정확성을 향상시킨다.

• 대한수학회논문집
• /
• 제37권1호
• /
• pp.279-292
• /
• 2022

In this paper we adhere to the definition of infra-topological space as it was introduced by Al-Odhari. Namely, we speak about families of subsets which contain ∅ and the whole universe X, being at the same time closed under finite intersections (but not necessarily under arbitrary or even finite unions). This slight modification allows us to distinguish between new classes of subsets (infra-open, ps-infra-open and i-genuine). Analogous notions are discussed in the language of closures. The class of minimal infra-open sets is studied too, as well as the idea of generalized infra-spaces. Finally, we obtain characterization of infra-spaces in terms of modal logic, using some of the notions introduced above.

• 대한전자공학회논문지
• /
• 제23권2호
• /
• pp.269-277
• /
• 1986

This paper proposes a new algorithmic state machine(ASM) chart and a new hardware description for automatic logic design of VLSI. To describe the behavioral characteristics of the design specification, the conventional ASM chart is modified, and a new hardware description language, SDL, is proposed. The SDL is one-to-one correspondent to the proposed ASM chart symbol, and can be used in a hierachical design of VLSI. As a design example, we obtain a logic circuit diagram of gate lebel utilizing a SDL hardware compiler after drawing an ASM chart and describing in SDL.

• 한국수학사학회지
• /
• 제25권3호
• /
• pp.29-39
• /
• 2012

선형논리는 현대 증명이론의 산물로서 1987년 프랑스 Marseille대학 Jean-Yves Girard 교수가 프로그래밍 언어의 개발을 위해 직관주의 논리학 (Intuitional logic) 을 정교하게 보완하여 고안한 새로운 논리학이다. 그래서 선형논리의 연결사들은 정보배열 (Sequentiality)과 병행처리 (Parallel computation) 등 정보처리와 관련된 해석을 갖는다. 예컨대, A${\otimes}$B는 두 과정 A와 B를 차례차례 수행하는 것을 나타내고, A&B는 내적미결정과 관련되어 관찰자가 A 또는 B를 선택할 수 있으며, A${\oplus}$B는 외적인 미결정으로서, 관찰자는 A 또는 B라는 사실을 알지만 어느 것이 될지는 알지 못한다. 그리고 A${\wp}$B는 A과정과 B과정의 병행처리를 의미한다. 선형부정은 동시화(Synchronization)를 나타내어, 하나의 과정 A가 수행되기 위해서는 A와 $A^{\bot}$가 동시에 이루어져야 한다. 국내에 선형논리에 대한 연구가 활성화되지 않아서 이 글은 이에 대한 관심을 제고하기 위해 우선 선형논리의 통사론만을 취급했으며, 의미론과 증명망 등은 차후의 연구에서 다루고자 한다.

• 정보과학회 논문지
• /
• 제43권5호
• /
• pp.569-578
• /
• 2016

PLC (Programmable Logic Controller)는 원자력 발전소의 디지털 제어시스템의 개발을 위해 널리 사용되어왔지만 복잡성의 증가와 유지보수 비용 등의 문제로 인해 FPGA (Field Programmable Gate Array) 기반 제어시스템이 대안으로 떠오르고 있다. 하지만 PLC 개발자가 FPGA 기반 제어시스템을 개발하기 위해서는 FPGA 개발을 위한 언어를 사용해야 하고 기존의 PLC 개발에서 획득한 노하우 및 지식의 재사용을 어렵게 만든다는 등의 문제가 발생한다. 본 논문에서는 이와 같은 문제를 해결하기 위해서 PLC 소프트웨어 개발을 위한 언어 중 하나인 FBD (Function Block Diagram)를 FPGA 개발을 위한 하드웨어 기술 언어 중 하나인 VHDL로의 자동 변환을 위한 방법과 이를 기반으로 개발한 자동 변환 도구인 FBDtoVHDL을 소개한다. 본 연구에서 소개하는 FBDtoVHDL 도구를 사용하여 FBD를 VHDL로 자동 변환함으로써 PLC 개발자는 하드웨어 기술 언어에 대한 지식이 없이도 FPGA 개발하는 것이 가능하다.

• 한국정보처리학회논문지
• /
• 제6권4호
• /
• pp.1022-1031
• /
• 1999

본 논문에서는 VIOLA(VIsual Object-oriented Language for Multimedia Applications)이 시각 언어 프레임워크를 제안하다. VIOLA는 웹 응용 프로그램을 자동으로 생성시켜주는 도구이며, 사용자가 정확한 HTML 태그나 CGI 프로그래밍을 모르더라도 자동으로 고수준의 웹 응용 프로그램을 작성할 수 있게 해준다. VIOLA에서는 사용자 접속 설계 부분과 프로그램의 논리 설계 부분 자료흐름 방식에 의해 통합되어 나타난다. 사용자 접속 설계 부분은 직접 조작과 위지윅을 지원하고, 프로그램 논리 설계 부분은 추상화된 아이콘과 사용자 접속과의 연결을 위한 자료흐름 방식을 사용한다. 프로그램 논리는 도구에서 정의된 클래스를 재사용하여 결합함으로써 자동으로 CGI 프로그램으로 생성되어진다. 이러한 방법은 직관적이고 사용하기 쉬워서 초보자라도 쉽고 빠르게 고수준의 웹 응용 프로그램을 생성할 수 있다. 또한 웹 문서의 생성과 저작에 필요한 일련의 기능들이 통합되어 잇다. 생성된 CGI 프로그램은 java로 구현되기 때문에 HTML 문서와 더불어 플랫폼에 독립적이다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1260-1268
• /
• 2005

PLC는 자동화 시스템의 발달에 따라 적용 범위가 확대되어왔으며 현재 PLC의 기본 언어 중 LD 언어가 가장 많이 사용되어 지고 있으나 제어 흐름을 나타내는 순차 제어 논리의 기술이나 조건이 많아질 경우 프로그램의 이해가 어려운 단점이 있다. SFC 그래픽 언어는 플로우 차트 형식을 기반으로 하여 순차 제어 논리의 기술에 적합한 언어이며 제어의 흐름을 이해하기 쉽고 유지보수가 용이하여 신뢰성이 향상된다. 본 논문에서는 SFC 언어를 이용하여 3층의 간이 엘리베이터를 동작시키는 제어회로를 설계하고 LD 언어와 비교하여 보았다. 엘리베이터의 운전 제어회로를 설계함에 있어 액션 제한자와 선택 분기문을 사용함으로써 LD언어를 사용할 때 보다 프로그램 메모리의 용량을 줄이고 처리시간을 단축시켰다.